- 博客(15)
- 收藏
- 关注
RSS订阅转载 altera ip 核小究
用quartus的MegaWizard工具生成一个乘法器multiplier，会在工程目录下产生multiplier.qip （可选）multiplier_bb.v （可选）multiplier.v文件。Multiplier.v 文件的内容// megafunction wizard: %LPM_MULT%// GENERATION: STAND...
2013-07-10 21:49:00
231
转载 debussy和modelsim联合仿真设置
1.分别安装modelsim和debussy软件。2.拷贝文件C:\Novas\Debussy\share\PLI\modelsim_pli\WINNT\novas.dll 到目录C:\modeltech_6.5e\win32 （这里的目录位自定义安装目录，实际以你的安装目录为准）3.取消 C:\modeltech_6.5e\modelsim.ini 的只读属性。 修改Veri...
2013-05-20 16:34:00
361
转载 linux 中cat的用法
1.显示文件内容直接 cat filename [root@bogon cat_test]# cat file2 this is a test of cat this file's name is file22.显示文件内容，对非空白行编码 cat -b filenme [root@bogon cat_test]# cat -b file1 ...
2013-04-12 21:53:00
177
转载 argc argv 的用法
在学习tiny6410的led程序的时候，遇到这样一段代码。if (argc != 3 || sscanf(argv[1], "%d", &led_no) != 1 || sscanf(argv[2],"%d", &on) != 1 || on < 0 || on > 1 || led_no < 0 || led_no > 3) ...
2013-04-11 21:46:00
221
转载 通过tftp 完成内核的下载
网上关于tftp配置的文章多如牛毛，但是这么多的文章对于有些困扰人的细节并没有介绍到，这篇文章主要介绍我在配置tftp过程中遇到的问题，解决方法以及自己的思考，希望能够对大家有所帮助。windows下tftp的配置就不多说，用tftpd32软件就可以搞定，这个软件操作也很简单，一如既往的windows亲民的风格，我在使用过程中，也是一次成功，没有碰到什么问题。下来主要介绍一下linu...
2013-03-10 02:33:00
165
转载 debussy和modelsim联合仿真配置
debussy是一款十分强大的波形查看软件，乃FPGA调试必备杀器之一，下面介绍一下debussy和modelsim联合仿真的配置方法。1.安装debussy和modelsim软件。2.复制C:\Novas\Debussy\share\PLI\modelsim_pli\WINNT\novas.dll 文件到C:\modeltech_6.5e\win32目录下3.打开C:\m...
2013-03-07 10:33:00
293
转载 redhat 分辨率调节
使用vmware安装redhat时，有时会出现redhat窗口过大，不能完全显示的情况，调整分辨率可以解决这个问题。1.su切换至root2.setup3.选择 X configuration4.选择Resolution5.确定退出6 .reboot 转载于:https://www.cnblogs.com/daqiang/archive/2013/02/22...
2013-02-22 13:55:00
725
转载 SignalTap II逻辑分析仪的使用（包括简单的触发和一些高级触发）(转载http://bbs.ednchina.com/BLOG_ARTICLE_2113721.HTM）...
原文：ALTERA官方英文版。需要的点下载SignalTap.pdf。本文由本人原创翻译，水平有限，仅学习所用，有错误请指正。一、例子我们使用如图1所示的verilog代码所实现的开关电路作为例子。这个电路把DE系列开发板上的前8个开关简单的和对应的8个红色LED相连接。它是这样工作的：在时钟（CLOCK_50）的上升沿读取开关的值，放入对应的寄存器，寄存...
2012-07-17 23:17:00
943
转载 Verilog综合是wire和reg如何防止被优化（转载）
[shared]Verilog综合时wire与reg如何防止被优化(1)2009-11-29 14:14Abstract撰寫Verilog時，雖然每個module都會先用ModelSim或Quartus II自帶的simulator仿真過，但真的將每個module合併時，一些不可預期的『run-time』問題可能才一一浮現，這時得靠SignalTap II...
2012-06-04 22:00:00
1962
转载 STM32普通定时器(TIM2-7)的时钟源
【问题】STM32F103的APB1最大总线时钟是AHB总线时钟的1/2，最大为36MHz，在用ST的库函数(v2.0)的时候，TIM2（普通定时器）的时钟频率为72MHz，不知道原因何在？【问题分析】STM32中有多达8个定时器，其中TIM1和TIM8是能够产生三对PWM互补输出的高级定时器，常用于三相电机的驱动，它们的时钟由APB2的输出产生。其它6个为普通定时...
2012-03-10 17:41:00
731
转载 开始VC
这几天要写好一个上位机的程序，因为之前的VC只停留在理论阶段，所以今天写的时候感觉困难重重，还好有MSDN+网络，碰到的问题都能解决，只是会耗费时间长一点，知识是靠慢慢积累的，没关系，干活的时候做个记录，常翻阅，多思考，这次一定要搞定VC，会一种上位机编程可以给工作带来很大的方便的。转载于:https://www.cnblogs.com/daqiang/archive/2011/12...
2011-12-28 00:54:00
64
转载 一种很简单的按键判断方法
判断按键的上升沿或者下降沿，自带消抖功能，很好用。具体方法为定义两个变量PreVal,CurVal来记录按键IO的电平值，在定时器中断中加入如下代码：Interrupt_Process(){ static PreVal=0,CurVal=0; CurVal=KeyIO; if((!CurVal)&&PreVal) //检测下降沿IsKeyPr...
2011-12-11 23:23:00
399
转载 stm32通用定时器
STM32的定时器是个强大的模块，定时器使用的频率也是很高的，定时器可以做一些基本的定时，还可以做PWM输出或者输入捕获功能。时钟源问题：名为TIMx的有八个，其中TIM1和TIM8挂在APB2总线上，而TIM2-TIM7则挂在APB1总线上。其中TIM1&TIM8称为高级控制定时器（advanced control timer).他们所在的APB2总线也比APB1...
2011-12-04 18:40:00
280
转载 altium designer 画板子的一些收获
每一次画板子都会有新的收获，在越来越熟悉这个软件的同时，也感觉到了这个软件的博大精深。自己的记性毕竟不是特别好，遇到最囧的事情经常是被以前遇到过并且解决掉的问题所绊住，所以把每一次画板子中碰到问题及解决方法，自己学会的一些小技巧，还有一些心得体会写下来，真的很有必要。一.快捷键PCB界面下的一些操作： SHIFT+W 实时改变线宽 SH...
2011-11-28 00:20:00
264
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人