Lattice Certus_PRO SerDes clk时钟描述

MPCS Quad Clock细节

来自channel 0 的tx_pcs_clk和rx_pcs_clk连接上Quad Common模块并且作为MPCS Quad的输出时钟。tx_pcs_clk[0]和rx_pcs_clk[0]进入到Quad Common模块后连接到四个Quad内的channel。channel 2 的时钟tx_pcs_clk[2]和rx_pcs_clk[2]只能通过Quad Common连接到channel 2和channel3,其他两个channel 是连不到的。

tx_lalign_clk_out:这个clock是用于lane对齐的时钟,可以跨Quad对齐。当我们SerDes使用超过4条lanes的时候会用到这个时钟驱动多个Quad的tx_lalign_clk时钟树。这个时钟只能来自于channel 0; 
rx_lalign_clk_out:这个clock是用于lane对齐的时钟,可以跨Quad对齐。当我们SerDes使用超过4条lanes的时候会用到这个时钟驱动多个Quad的rx_lalign_clk时钟树。这个时钟只能来自于channel 0;
tx_lalign_clk_in:这个就是作为不同Quad之间同步的时钟,比如我上面的out时钟就可以作为另一个Quad的输入时钟;
单Quad的话就是自出自进咯
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值