NES（FC） FPGA游戏卡开发笔记（10）---- CPLD部分硬件管脚资源整理

MCU通过CPLD是控制存档和loader程序的SRAM。MCU暂时确定为雅特力的AT32F403AVG7芯片（cortex-m4核），CPLD选择为AG256S100。SRAM是IS62LV256AL（32KB）。

整理一下各个芯片的管脚资源，方便画PCB图，并且确定MCU使用的SPI，SDIO，USB，UART的接口管脚。

1. MCU（AT32F403AVGT7）

1.1 SPI和SDIO接口使用的管脚注意部分

AT32F403AVG7一共有4个SPI，2个SDIO，一个USBFS，一个SPIM（外接spi flash）

SPI1和SDIO2的（D4-D5）冲突。实际使用SDIO1( TF卡SD模式, 4bit模式）。

SDIO1需要MCU的D0-D3，CLK，CMD，一个GPIO/CD（卡插入监测）。

SPIM_IO0/1和USBFS管脚可以多工使用，会影响直接通过usb接口烧写SPI flash的功能实现。

SPI3与JTAG管脚冲突，应该可以用SWD调试接口。

1.2 SPI1

1.3 SPI2 

1.4 SPI3 

1.5 SDIO1

 1.6 SPIM

1.7 USBFS

 

2 实际管脚使用芯片图

 

3 具体资源使用列表

SPI1	CPLD
SPI2	FPGA
SDIO1	TF卡（4bit）
USBFS	USB接口
SPIM	接外部spi flash

 JTAG

4. AG256S100

这个芯片好像与Altera的EMP240T100管脚兼容，资料也可以参考EMP240的相关资料。

5. IS62LV256AL