![](https://img-blog.csdnimg.cn/20201014180756927.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
静态时序分析STA
文章平均质量分 61
集成电路静态时序分析与建模
钟树_
这个作者很懒,什么都没留下…
展开
-
(十二)STA——练习题
课程来源原创 2023-08-25 20:25:51 · 140 阅读 · 0 评论 -
(十一)STA——门控时钟
功耗优化力度等级setup检查:hold检查:setup检查:hold 检查:setup检查:hold检查:setup检查:hold检查:setup检查:hold检查:原创 2023-08-25 20:09:32 · 120 阅读 · 0 评论 -
(十)STA——Data to Data check
课程来源原创 2023-08-25 16:33:59 · 371 阅读 · 0 评论 -
(九)STA——Time Borrowing
课程来源opening edge:边沿跳变之后是有效沿closing edge:边沿跳变之后是无效沿原创 2023-08-25 16:17:52 · 57 阅读 · 0 评论 -
(八)STA——鲁棒性验证
课程来源 以下是没有考虑OCV情况下: 考虑OCV:set_timing_derate -early原创 2023-08-25 15:21:56 · 60 阅读 · 0 评论 -
(七)STA——多时钟
课程来源capture 时钟时对原时钟的四分频。 ① 慢时钟到快时钟当然前面讲了,对于分频得到的时钟也可以定义成一个生成时钟。 setup检查: hold检查: 如果按照上面加约束,那对于满时钟来说过于严格,为了更加准确的约束,针对setup设multicycle。setup检查: hold检查: ② 快时钟到慢时钟 setup检查: hold检查: ① 整数倍时钟 ② 非整数倍时钟 ③ 相位移动原创 2023-08-25 13:00:00 · 87 阅读 · 0 评论 -
(六)STA——多周期半周期违路径
通常来讲,用半周期将A电路的数据打入B电路,半周期的建立时间非常紧,此时保持时间非常松,这样做是因为在一般情况电路的建立时间后期好修(插流水线等方法),而保持时间违例在后期是非常难解决的,因此用半周期这中方法放宽了对保持时间的要求,来保证电路处理起来相对容易。告诉工具在这些路径里就没有必要去检查时序,一方面可以提高STA的准确性,另外还可以降低整个STA的计算空间,让STA跑的更快。当下降沿launch,下一个上升沿capture时,那么这个时候中间的组合逻辑就只剩下半个周期了。原创 2023-08-25 11:01:35 · 180 阅读 · 0 评论 -
(五)STA——建立时间与保持时间检查
设output delay;设input delay。相比建立时间,保持时间违例一般比较好解决。原创 2023-08-24 22:49:42 · 220 阅读 · 0 评论 -
(四)STA——环境
包含标准单元(门、触发器等)的时序特性信息,如传播延迟、引脚到达时间等。这些文件定义了电路中各个元件的时序要求,如输入到输出的最大传播延迟、时钟频率等。这些工具能够基于时序库和约束文件,对电路进行时序分析,以估计信号传播的延迟,识别潜在的时序问题,并生成时序报告。这些报告提供了关于电路中各个路径的时序信息,包括路径延迟、时序违规等。工程师可以根据这些报告来调整设计,以满足时序要求。时钟属性:时钟源点;时钟周期;占空比;边沿翻转时间;时钟命名:-name SYSCLK(名字可自定义,随机取);原创 2023-08-24 16:35:01 · 124 阅读 · 0 评论 -
(三)STA——标准单元库
回转减额涉及调整信号随时间变化的速率(回转率),以确保可靠运行,防止不良效应,如信号失真或过度噪声。在高速数字系统或模拟电路中,电压的快速变化可能导致各种问题,如信号振铃、过冲、欠冲和电磁干扰(EMI)。阈值规范是指信号在被设备或电路正确解释或处理之前所需的最小或最大电压水平。换句话说,它们定义了不同信号状态之间的边界。:在给定的查找表中输入一个input transition time 和output load capacitance之后,发现坐标不在查找表规定的值上,如何处理?原创 2023-08-24 10:39:32 · 159 阅读 · 0 评论 -
(二)STA——基本概念
转换延迟是指数字信号从一种逻辑状态转换到另一种逻辑状态所需的时间。:这是信号从低逻辑状态('0')转变到高逻辑状态('1')所需的时间。:这是信号从高逻辑状态('1')转变到低逻辑状态('0')所需的时间。逻辑门延迟是指逻辑门的输出在其输入发生变化后,输出发生变化所需的时间。:单元的输入端口到单元的输出端口之间的延迟信息。:单元输出端口和扇出网络负载之间的延迟信息。:描述两个节点延迟信息的数据,分为。一般系统中都是全局异步,局部同步。原创 2023-08-23 21:32:25 · 197 阅读 · 0 评论 -
(一)STA——概述
明确设计的目标和需求,包括性能、功耗、面积、功能等方面的要求。与客户或项目负责人进行沟通,确保对设计目标有清晰的理解。原创 2023-08-23 20:44:05 · 259 阅读 · 0 评论