- 博客(2)
- 收藏
- 关注
RSS订阅转载 verilog 模60 8421BCD 计数器
verilog 模60 8421BCD 计数器复位信号清零，输出8位8421BCD码，模六十计数。`timescale 1ns/1nsmodule BCD_Counter( input rst_n, //reset input clk, //50MHz clock input ...
2018-09-18 16:57:00
5668
转载 Verilog 二选一多路选择器 Modelsim设计。
一个简单的二选一多路选择器逻辑图Verilog源程序module Mux_Two( input a, //Data input b, //Data input sl, //High: b ;Low: a output reg out );always@(sl ...
2018-09-17 16:14:00
4961
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人