![](https://img-blog.csdnimg.cn/20201014180756925.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
FPGA学习
dog345
这个作者很懒,什么都没留下…
展开
-
Verilog书写逻辑过程中“沿”与“电平”何时点将
总结:在进行逻辑书写时,对于某个过程触发后只执行一次的情况用沿触发,对于某个过程出发后需要一直执行的情况用电平触发,例如报警信号。原创 2022-07-09 21:24:34 · 626 阅读 · 0 评论 -
FPGA读取ADXL345
利用FPGA读取ADXL345三轴加速度传感器数据,将数据发送到串口助手,并用SignalTap进行信号抓取分析原创 2022-07-03 17:11:00 · 987 阅读 · 2 评论 -
FPGA显示汉字及数字
最近在学习FPGA的过程中需要用RGB屏幕显示汉字,数字。在显示方面参考了正点原子开发板对显示字符的介绍,在教程中是将字符转换成图片后再取模用,然后按照取模的数组进行显示。这样显示起来确实方便。但是在进行显示数字,英文的时候就需要单独显示的时候就需要单独进行取模,这时候在显示的时候对数据进行单独显示。取模:对英文和数字进行单独取模,利用取模软件“PCtoLCD2002”软件进行取模,取模的时候设置如图所示,图中因为设置汉字的大小为3232,对应的英文和数字的大小则为1632,也就是字宽为16bit,字高.原创 2022-04-12 21:55:23 · 2758 阅读 · 2 评论 -
FPGA输入管脚踩坑记
最近在用FPGA做一些项目,其中要用到按键输入。代码撸好后,发现不是按照自己设计的那样下降沿触发,而是数值乱跳。寻思着以为程序有误,但是想了一下自己用Modesim仿真都过了,怎么会不好用了。软件没问题,那就是硬件的问题,仔细查看了一下自己的按键,发现是没有上拉电阻。而Altera的飓风系列FPGA内部是默认浮空输入,这样就意味着没有上拉电阻的存在,直接浮空输入会造成采集的输入电平出现乱跳的情况。问题找到了,想着给按键增加上拉电阻来进行实现,不过比较费事。想了想还是对FPGA的管脚配置成“弱上拉”..原创 2022-04-08 15:02:41 · 1926 阅读 · 0 评论 -
verilog的数据类型及其作用
FPGA端口类型原创 2021-08-03 21:11:38 · 3278 阅读 · 1 评论 -
vivado使用-----关联Vscode
Vivado自带的编辑器不是很好用,所以这时候就需要祭出宇宙最强编辑器—VSCODE。将Vivado和Vscode关联后就可以使用Vscode进行编辑代码。关联并且使用分为2部分。第一部分:先在Vscode中安装支持verilog或者VHDL的插件。安装后就可以支持自动补全等功能。第二部分:在Vivado中配置编辑器为Vscode。具体方法为:1 在Vivado中点击“Tools”然后点击选择“Setting”如图1所示。点击“Text Editor”,在“Current Editor”中点击“Cu.原创 2021-08-02 14:15:01 · 12101 阅读 · 0 评论