FPGA读取ADXL345

最新推荐文章于 2024-05-11 14:48:08 发布

dog345

最新推荐文章于 2024-05-11 14:48:08 发布

阅读量1k

点赞数

分类专栏： FPGA学习文章标签： fpga开发 verilog 嵌入式硬件

本文链接：https://blog.csdn.net/dog345/article/details/125586296

版权

FPGA学习专栏收录该内容

6 篇文章 3 订阅

订阅专栏

最近在利用FPGA读取ADXL345的数据，参考网络上的一些资源后，利用IIC将ADXL345的数据读取出来，并通过串口发送到串口助手上进行显示。关键点在于将ADXL345的数据读取过程中，将读取的负原始数据转变成正的数值，方便进行处理。
负数转变为正数过程中，由于在FPGA中负数是按照补码的形式进行存储，因此在转变为正数的过程中，要先将数据拓展为n+1位，其中n表示要转换的数据的位数，1是拓展的符号位。然后再取反加1即可将数据转换为正数，或者直接在拓展的数据前加“-”。代码如下：

reg [16:0] x_data;
reg [16:0] y_data;
reg [16:0] z_data;
always@(posedge sys_clk or negedge sys_rst_n)begin
  if(!sys_rst_n)begin
   x_data<=17'b0;
   y_data<=17'b0;
   z_data<=17'b0;
  end
  else begin
    if(ACC_X_DATA[15]==1'b1)begin x_data<=-{ACC_X_DATA[15],ACC_X_DATA};end
    else begin x_data<={ACC_X_DATA[15],ACC_X_DATA};end
    if(ACC_Y_DATA[15]==1'b1)begin y_data<=-{ACC_Y_DATA[15],ACC_Y_DATA};end
    else begin y_data<={ACC_Y_DATA[15],ACC_Y_DATA};end
    if(ACC_Z_DATA[15]==1'b1)begin z_data<=-{ACC_Z_DATA[15],ACC_Z_DATA};end
    else begin z_data<={ACC_Z_DATA[15],ACC_Z_DATA};end
  end
end

数据处理之后，利用signalTap抓取的数据如下，此时ADXL345模块处于静止平放状态。

从图中可以看出采集的数据X轴的为0X0010,Y轴的数据为0X0000,Z轴的数据为0X00E8。因为静止平放状态，所以X轴，Y轴的加速度基本为0g，而Z轴的加速度由于地球重力加速度的影响约为1g。
串口助手显示的数据如图所示
工程文件传送门