缓存一致教程

最新推荐文章于 2021-08-09 19:47:03 发布
最新推荐文章于 2021-08-09 19:47:03 发布
阅读量219 收藏
点赞数
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/donggandapao/article/details/105124735
版权

CPU缓存一致性协议MESI

文章目录

1. CPU高速缓存

1.1 CPU为何要有高速缓存

1.2 带有高速缓存的CPU执行计算的流程

在这里插入图片描述

1.3 目前流行的多级缓存结构

在这里插入图片描述

2. 多核CPU多级缓存一致性协议MESI

2.1 MESI协议缓存状态

在这里插入图片描述

2.2 MESI状态转换

在这里插入图片描述

2.3 多核缓存协同操作

2.3.1 单核读取

2.3.2 双核读取

在这里插入图片描述

2.3.3 修改数据

在这里插入图片描述

2.3.4 同步数据

在这里插入图片描述

3. MESI优化和他们引入的问题

3.1 CPU切换状态阻塞解决-存储缓存（Store Bufferes）

3.1.1 Store Bufferes

处理器把它想要写入到主存的值写到缓存，然后继续去处理其他事情。当所有失效确认（Invalidate Acknowledge）都接收到时，数据才会最终被提交。

然后就他娘的看不懂了

3.2 硬件内存模型

橘树作团团
关注
  • 0
    点赞
  • 踩
  • 0
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
深入并发-内存模型
岁月安然
04-05 326
从硬件层面了解可见性 一台计算机中最核心的组件是 CPU、内存、以及 I/O 设备。在整个计算机的发展历程中，除了 CPU、内存以及 I/O 设备不断迭代升级来提升计算机处理性能之外，还有一个非常核心的矛盾点，就是这三者在处理速度的差异。CPU 的计算速度是非常快的，内存次之、最后是 IO 设备比如磁盘。而在绝大部分的程序中，一定会存在内存访问，有些可能还会存在 I/O 设备的访问。 为了提升计算...
CPU结构、高速缓存、总线锁、缓存锁、缓存一致性协议、StoreBuffer、指令重排序、内存屏障
haoranhaoshi的博客
09-14 2389
CPU结构 任务管理器CPU部分右下中会展示高速缓存（L1、L2、L3）： 总线锁 总线层面解决数据一致性问题。 缓存锁 解决高速缓存中数据一致性问题（简称：缓存一致性问题）。避免多核CPU的线程中，复制的主内存数据不能及时同步。一个CPU内核的高速缓存中的数据更新，会让其他CPU内存的高速缓存中相同数据的缓存失效。然后此CPU内核的高速缓存中的数据同步到主内存，其他CPU内核的高速缓存中相同数据从主内存重新复制。 缓存一致性协议： MSI、MESI、MOSI... MES...
CPU缓存一致性协议MESI详解
qq_41665452的博客
08-09 475
前言 CPU在摩尔定律下以每18月翻一番的速度在发展，然而内存和磁盘的发展速度远不及CPU。 这就造成了高性能的内存和磁盘价格昂贵，然而CPU的高速运算又需要高速的数据，为了解决这个问题，CPU中内置少量的高速缓存以解决IO速度和CPU运算速度之间不匹配的问题。 在CPU访问存储设备时，无论是存取数据和指令，都聚集在一片连续的区域，这被称为局部性原理 - 时间局部性：当一个信息被访问，那么近期它可能还会被再次访问，例如：循环、递归、方法的反复调用； - 空间局部性：当一个存储器位置被引用，那么它附近的
初步认识 Volatile
qq_35729915的博客
06-16 160
初步认识 Volatile 一段代码引发的思考 下面这段代码，演示了一个使用 volatile 以及没使用 volatile 这个关键字，对于变量更新的影响 public class VolatileDemo { public /volatile/ static boolean stop=false; public static void main(String[] args) throws In...
并发编程(二) 探索线程安全性背后的本质之volatile
heyanfeng22的专栏
03-25 187
线程安全性的原理分析 先看一段代码 public class VoliateDemo { //public static boolean stop =false; public volatile static boolean stop =false; public static void main(String[] args) throws InterruptedExce...
MyBatis学习教程(七)-Mybatis缓存介绍
09-02
当对某个作用域（一级缓存的SqlSession或二级缓存的Namespace）执行了插入（Insert）、更新（Update）或删除（Delete）操作后，为了保持数据的一致性，MyBatis会默认清除该作用域下的所有查询缓存。这意味着，即使在...
Mybatis系列教程Mybatis缓存共17页.pdf
最新发布
11-19
例如，对于更新频繁的数据，可能需要禁用二级缓存以避免数据一致性问题；而对于读多写少的数据，二级缓存则能大幅提升性能。 此外，Mybatis的缓存机制也与其他技术如Spring Cache、 EhCache或Redis等集成，实现更高...
YII Framework框架教程之缓存用法详解
12-18
- 在适当的时候使用缓存，避免过度依赖，可能导致数据不一致。 - 定期清理和维护缓存，防止内存占用过多。 - 为敏感或经常变化的数据避免使用缓存。 - 开发阶段可以使用`CDummyCache`，在生产环境中切换到实际的...
TMS320C6748 DSP视频教程-10-缓存 .rar
02-06
1. **缓存同步与一致性**：探讨多处理器系统中缓存的一致性问题，以及解决方法，如MESI（修改、独占、共享、无效）协议。 2. **流水线与缓存**：解释缓存在处理器流水线中的作用，如何减少流水线的停顿。 3. **缓存...
易语言双缓存源码-易语言
06-13
这些函数需要正确使用，确保在后台缓存上创建出与实际界面一致的图像。 2. **内存位图**：后台缓存通常是一个内存位图对象，使用`创建位图`函数创建，并通过`设置位图大小`来指定位图尺寸。内存位图可以看作是一个...
(七)Volatile的作用及原理
weixin_33774615的博客
12-04 525
文章简介 分析volatile的作用以及底层实现原理，这也是大公司喜欢问的问题 内容导航 volatile的作用 什么是可见性 volatile源码分析 volatile的作用 在多线程中，volatile和synchronized都起到非常重要的作用，synchronized是通过加锁来实现线程的安全性。而volatile的主要作用...
并发研究之CPU缓存一致性协议(MESI)
DanielZql的博客
10-21 1063
CPU缓存一致性协议MESI CPU高速缓存（Cache Memory） CPU为何要有高速缓存 CPU在摩尔定律的指导下以每18个月翻一番的速度在发展，然而内存和硬盘的发展速度远远不及CPU。这就造成了高性能能的内存和硬盘价格及其昂贵。然而CPU的高度运算需要高速的数据。为了解决这个问题，CPU厂商在CPU中内置了少量的高速缓存以解决I\O速度和CPU运算速度之间的不匹配问题。 在CPU...
内存屏障今生之Store Buffer, Invalid Queue
wll1228的博客
08-03 1万+
在「前置内容」中，我们了解到「最原始」的cpu是如何在缓存一致性协议MESI的指导下工作的，同时我们也发现此时cpu的性能因为同步请求远程（其他cpu）数据而大打折扣。本文章将介绍cpu的优化过程，你将了解到硬件层面的优化——Store Buffer, Invalid Queue，以及软件层面的优化——cpu内存屏障指令。最原始的架构性能优化之旅——Store Buffer当cpu需要的数据在其他cpu的cache内时，需要请求，并且等待响应，这显然是一个同步行为，优化的方案也很明显，采用异步。思路大概是在
Volatile 详解
CandyCCCation的博客
06-19 291
认识Volatile 首先，java中地Volatile可以实现可见性。 例如，以下代码， package pop.thread.demo3; /** * @author Pop * @date 2019/6/18 22:48 */ public class VolatileDemo { public volatile static boolean volatile_stop ...
CPU缓存一致性协议MESI - 笔记
热门推荐
寒泉
04-08 6万+
CPU缓存一致性协议MESI CPU高速缓存（Cache Memory） CPU为何要有高速缓存 CPU在摩尔定律的指导下以每18个月翻一番的速度在发展，然而内存和硬盘的发展速度远远不及CPU。这就造成了高性能能的内存和硬盘价格及其昂贵。然而CPU的高度运算需要高速的数据。为了解决这个问题，CPU厂商在CPU中内置了少量的高速缓存以解决I\O速度和CPU运算速度之间的不匹配问题。 在CPU...
缓存一致性协议MESI
weixin_42601750的博客
11-16 222
缓存一致性协议MESI 由于内存的I\O速度远低于CPU的运算速度，为了解决这个问题充分发挥CPU的运算能力，在CPU内部增加了缓存。CPU缓存可以分为三个级别：L1,L2,L3。级别越小越接近CPU的计算速度，但是容量也越小，价格也越贵。L1缓存一般只有32K，L1缓存一般分为L1d Cache和L1i Cache，L1d是用来存放数据，而L1i则是用来存放指令的；L2缓存更大些，比如256K，速度相对L1慢些；L3缓存是缓存中最大的，量级以M算，同时也是最慢的一级，在同一个CPU插槽中的核共享一个L3缓
OR1200处理器的Store Buffer分析
leishangwen的专栏
06-27 2790
SB的作用是通过缓冲存储操作，从而加快存储操作。其原理是这样的：当执行存储操作时，可能需要通过WB_BIU将要写的数据写入外部Memory，尤其是在通写法模式下，每次执行存储操作都要将数据写入外部Memory，这样会等待外部Memory完成存储操作，在此期间，CPU处于暂停状态，降低了CPU的效率，引入SB后，如果是存储操作，那么SB模块将本次操作保存起来，同时立即向DCache返回一个存储完成信号（dcsb_ack_o为1），使得CPU可以继续执行，然后SB模块会接着完成被其保存起来的存储操作。在SB内部
缓存一致性的问题
言午戌的博客
02-11 379
随着数据量的不断提升，数据库的瓶颈达到最大的巅峰，对于用户的查询性能将受到很大的影响，因此引入了缓存，减轻数据库的压力，提高访问请求的速度。先读取缓存数据，缓存中有的话则立即返回结果，如果没有，则从数据库中读取数据，并且把读到的数据同步到缓存里，供下次请求使用。 虽说这样减轻了数据库的压力，但在多线程高并发的场景下，可能会导致缓存和数据库不一致的问题，这需要我们解决！！！ 一、分析问题与解决方...
cpu乱序执行优化与多级缓存一致性MESI算法带来的后遗症
李昊轩的博客
03-27 1059
一、指令乱序执行 对于CPU性能有以下公式 处理器性能=主频∗IPC处理器性能 = 主频 *IPC处理器性能=主频∗IPC 由上述公式我们可以知道，提高CPU性能要么就提高主频，要么就提高IPC(每周期执行的指令数).提升IPC有两种做法，一个是增加单核并行的度，一个是加多几个核~ 单核CPU增加并行度的主要方式是采用流水线设计。 早期一些采用非常简单的指令集的电脑是采用单周期设计的，取指、解码、...
内存一致性与缓存一致性基础教程
2. **缓存一致性协议**：详细阐述了如何通过缓存一致性协议来维护多核系统中的数据一致性。这些协议包括MESI、MSI、MOESI等，以及更现代的协议如 directory-based 和 snooping-based 方法。 3. **并发控制**：讨论...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值