数字逻辑与计算机组成 组合逻辑电路

无关项

相当于卡诺图里某些格子可以是1也可以0,他们在输入中不可能出现,或者取值不影响结果

典型组合逻辑构件

组合逻辑元件基本功能有译码选择,比较,运算,缓存并传送.

译码器

一种多输入,多输出的组合电路,电路功能反映输入译码和输出译码之间的映射关系.
最简单的译码器输入和输出关系是:若输入的二进制编码值是x,则第x输出1其他是0,可以通过使能端en控制(使能端不是必须的).
2ⁿ 取一码,2-4,3-8.
74x138译码器 按最大项写表达式
三个使能端,低电平有效,考虑到功率,抗干扰之类的原因.
en也是低电平有效,EN= ~G1+G2A_L+G2B_L

应用

七段显示译码器,交通数字灯相当于七位二进制数,加上小数点8位,共阳极输入低电平导通,共阴极输入高电平导通(亮),可以表示从1-g的表示
如果输入不应该有A-F,那么A-F就可以作为无关项化简

编码器

唯一输入编码器(互斥编码器)

输入是互斥变量,每次只有一个唯一输入,相当于译码器的反电路

多路选择器

2-路选择器

两个输入端和一个输出端,有一个控制端用选择那一路输出(实际计算机中2-路选择器的每个输入通常有n位)

s = 1 F=B
s = 0 F=A

传输门实现

左面的一对cmos管相当于非门,右面的两个传输门分别对应S的反变量和正变量让传输门通过

门电路实现

一位4-路选择器实现

多路分配器

s为使能端,表示向哪个输出端输出信号

半加器(Half Adder HA)

仅考虑加数和被加数,不考虑低位进位
S = A⊕B(运算结果)
CO = A ·B(输出进位)

全加器(Full Adder FA)

相比半加器多了一个输入Cin(低位进位)

时序分析

信号通过门电路一定会有延迟

下降沿延迟和上升沿延迟

下降沿延迟:输入变化引起相应输出从高到低变化的时间
上升沿延迟:输入变化引起相应输出从低到高变化的时间
通常选取转换时间两个中间点测量延迟时间

关键路径和最短路径

关键路径:最长路径
最短路径:最短路径
传输延迟:关键路径传输延迟之和
最小路径:二级门最小延迟之和