本文详细介绍了全加器的工作原理，并提供了四种不同的电路设计方案，包括使用与非门和异或门、仅与非门、二位二进制译码器以及四选一多路选择器。每种方案都给出了逻辑表达式和相应的电路图，其中涉及到74LS系列的逻辑门芯片。最后，提到了使用Quartus II 8.1进行设计的辅助信息。
0x00 全加器
全加器是根据被加数 A i A_{i} Ai、加数 B i B_{i} Bi与低位进位 C i − 1 C_{i-1} Ci−1计算出本位和 S i S_{i} Si与进位 C i C_{i} Ci。其真值表如下：
| A i A_{i} Ai | B i B_{i} Bi | C i − 1 C_{i-1} Ci−1 | S i S_{i} Si | C i C_{i} Ci |
|---|---|---|---|---|
| 0 | 0 | 0 | 0 | 0 |
| 0 | 0 | 1 | 1 | 0 |
| 0 | 1 | 0 | 1 | 0 |
| 0 | 1 | 1 | 0 | 1 |
| 1 | 0 | 0 | 1 | 0 |
| 1 | 0 | 1 | 0 | 1 |
| 1 | 1 | 0 | 0 | 1 |
| 1 | 1 | 1 | 1 | 1 |
0x01 与非门、异或门
通过真值表，我们可以化简得到以下两条逻辑表达式：
S i = A i ⊕ B i ⊕ C i − 1 S_{i}=A_{i} \oplus B_{i} \oplus C_{i-1} Si=Ai⊕Bi⊕Ci−1
C i = ( A i ⊕ B i ) C i − 1 ‾ ⋅ A i B i ‾ ‾ C_{i}=\overline{\overline{(A_{i} \oplus B_{i})C_{i-1}} \cdot \overline{A_{i} B_{i}}} Ci=(Ai⊕Bi)Ci−1⋅AiBi
最低0.47元/天 解锁文章
扫一扫
2834
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
