100条使信号完整性问题最小化的通用设计规则

对于规则不要盲目遵循。
首先要了解该规则的应用对象，然后用数据方法估计在一个具体设计中采用它的收益和代价。

通常采用所能容许的最长上升沿
一、单端网信号失真最小化
策略
 0.保持信号在整个路径中感受到的瞬时阻抗不变。

设计规则
1、使用可控阻抗走线
2、理想情况下，所有的信号应使用低电平平面作为参考平面
3、如果使用不同电压平面的作为信号的参考平面，则这些平面之间必须紧耦合的。为此，用最薄4的介质材料将不同的电压平面隔开，并使用多个电感量小的去耦电容器。
4、使用二维场求解器计算给定特定阻抗的层叠设计规则，其中包括阻焊层和走线厚度的影响。
5、在点到点拓扑结构中，无论是单向的还是双向的，都要使用串联端接策略
6、在多点总线中要端接总线上的所有节点。
7、保持桩线的时延小于最快信号的上升沿的20%
8、端接电阻器应尽可能接近封装焊盘
9、如果10fF电容的影响不要紧，就不用担心拐角的影响
10、每个信号都必须有返回路径，它位于信号路径的下方，其宽度至少是信号线宽的3倍
11、即使让信号路径走线绕道前行，也不要跨越返回路径上的突变处。
12、避免在信号路径中使用电气性能变化的走线
13、保持非均匀区域尽量短。
14、在上升沿小于1ns的系统中，不要使用轴向引脚的电阻器，应使用SMT电阻器并使其回路电感最小。
15、在上升沿小于150ps时，尽可能减小接SMT电阻器的回路电感，或者采用集成电阻器及嵌入式电阻器
16、过孔通常呈容性，减小焊盘直径和增加反焊盘的直径，则可以减小过孔的影响
17、可以考虑给低成本连接件的焊盘添加一个小电容，以补偿它的高电感
18、在走线时，使所有差分对的差分阻抗为一个常量
19、在差分对中，尽量避免不对称，所有走线都应该如此
20、如果差分对中的线间距发生改变，则应调整线宽以保持差分阻抗不变
21、如果在差分对的一条线上添加一段延长线，则应添加到走线的起始端附近，并且让这一区域内的走线之间保持去耦。
22、只要能保持差分阻抗不变，也可以改变差分对中的耦合
23、一般而言，在实际中应尽量使差分对紧耦合
24、在决定到底采用边沿耦合还是宽边耦合差分对时，应考虑布线的密度/电路板的厚度等制约因素，以及厂家对叠层厚度的控制能力。如果做的比较好，那么它们是等效的。
25、对于所有的板级差分对，平面上存在很大的返回电流，所i一尽量避免返回路径中的所有突变。如果有突变，在差分对中的每条线要做同样的处理
26、如果接收器的共模抑制比很低，就要考虑端接共模信号。端接共模信号并不能消除共模信号，只是减小它的振铃
27、如果损耗很重要，则应使用尽可能宽的信号线，不要使用小于5mil的走线
28、如果损耗很重要，则应走线尽量短
29、如果损耗很重要，则尽量做到使容性突变最小化
30、如果损耗很重要，则设计信号过孔使其具有50Ω的阻抗，这就意味着可以尽可能地减小桶壁尺寸，减小捕获焊盘尺寸，增加反焊盘出砂孔的尺寸
31、如果损耗很严重，则尽可能使用低损耗因子的叠层
32、如果损耗很严重，则考虑采用预加重和均衡化措施
二、串扰最小化
策略
   0.减小多个信号路径和返回路径之间的互容和互感

设计规则
33、对于微带线或带状线而言，保持相邻信号路径的间距至少为线宽的2倍
34、使返回路径中的信号可能经过的突变最小化
35、如果在返回路径中必须跨越间隙，则只能使用差分对。绝不能让离得很近的单端信号走线去跨越间隙
36、对于表面层走线而言，使耦合长度尽可能短，并使用厚的阻焊层以减小远端串扰
37、如果远端串扰很严重，则在表层走线上添加一层厚的叠层，使其成为嵌入式微带线
38、对于远端串扰很严重且耦合长度很长的传输线，采用带状线走线
39、如果不能让耦合长度短于饱和长度，则不必考虑减小耦合长度，因为减小耦合长度对近端串扰没有任何改善
40、尽可能使用介电常数最低的叠层介质材料，这样做可以在给定特性阻抗的情况下，使信号路径与返回路径之间的介质厚度保持最小
41、在紧耦合微带线总线中，使线间距至少在线宽的2倍以上，或者把对时序敏感的信号布成带状线，这样可以减小确定性抖动
42、如果要求隔离度超过-60dB，则应使用带有防护布线的带状线
43、通常使用二维场求解器估计是否需要使用防护布线
44、如果使用防护布线，则尽量使其达到满足要求的宽度，并用过孔使防护线与返回路径短接。如果方便，可以沿防护线增加一些短接过孔，这些过孔并不像两端过孔那么重要，但有一定的改善作用。
45、使封装或连接件的返回路径尽量宽，尽量短，就能减小地弹
46、尽量使用CSP封装而不使用更大的封装
47、使用电源平面和返回平面尽量接近，可以减小电源返回路径的地弹噪声
48、在可接收的范围内使信号路径与返回路径尽量接近，并保持与系统阻抗的匹配，可以减小信号返回路径中的地弹
49、避免在连接件和封装中使用共用返回路径
50、当封装或连接件中分配引线时，应把最短的引线作为地路径，并使用电源引线和地引线均匀分布在信号线的周围，或者使其尽量接近载有大量开关电流的信号线
51、所有的空引线或引脚都应接返回路径
52、如果每个电阻器都没有独立的返回路径，则应避免使用单列直插封装的电阻器排
53、检查版图以确认过孔区的反焊盘不存在交叠，在电源和地平面对应的出砂孔之间都有充足的网络空间。
54、如果信号改变参考平面，则参考平面应尽量靠近信号平面。如果使用去耦电容器减少返回路径的阻抗，那么它的电容值并不是最重要的，关键是选取并设计具有最低回路电感的电容器。
55、如果有大量信号线切换参考平面，就要使这些信号线的过孔彼此之间尽量远离，而不是集中在同一个地方
56、如果有信号切换参考平面，并且这些平面之间具有相同的电压，则在返回平面之间打上过孔，并将过孔与信号线过孔尽量靠近
三、轨道塌陷最小化
策略
---减小电源分配网络的目标阻抗

设计规则
57、减小电源和地路径之间的回路电感
58、使电源平面和地平面相邻并尽量靠近
59、在平面之间使用介电常数尽量高的介质材料，使平面之间的阻抗最低
60、尽量使用多个成对的电源平面和地平面
61、使同向电流相隔尽量远，而反向电流相隔尽量近。
62、在实际中，是电源过孔与地平面过孔尽量靠近。如果过孔间隔无法小于过孔长度，之间的耦合很弱，这时的靠近就失去了价值。
63、应将电源平面与地平面尽可能靠近去耦电容所在的表面层。
64、对相同的电源或地焊盘分别使用多个过孔，但要使过孔间距尽量远
65、连往电源平面或地平面的过孔直径应尽量大
66、在电源焊盘和地焊盘上使用双键合线，能够减小键合线的回路电感
67、从芯片内引出尽可能多的电源和地引线
68、在芯片封装时引出尽可能多的电源和地引线
69、使用尽可能短的芯片互连技术
70、封装的引线应尽量短
71、使去耦电容焊盘和过孔之间的走线尽可能短和宽
72、在低频时使用一定量的体去耦电容器去弥补稳压器。
73、在高频时使用一定量的去耦电容降低等效电感
74、使用尽可能小的去耦电容器，并尽量减小电容器焊盘与电源和地平面之间互连的长度
75、在片内提供尽量大的去耦电容
76、在封装中应使用尽可能多的低电感去耦电容器
77、在I/O接口设计中使用差分对
四、电磁干扰最小化
策略：
---减小驱动共模电流的电压，增大共模电流路径的阻抗，屏蔽和滤波是解决问题的快速方案

设计规则
78、减小地弹
79、使所有走线与电路板边缘的距离应至少为线宽的5倍
80、采用带状线走线
81、应将高速或大电流器件放在离I/O接口尽量远的地方
82、在芯片附近放置去耦电容器，以减小平面中电流高频分量的扩散效应
83、使电源平面和地平面相邻尽可能接近
84、尽可能使用更多的电源平面和地平面对
85、当使用多个电源平面和地平面对时，将电源平面缩进并在地平面的边缘处打缝合短接过孔
86、如有可能，尽量将地平面作为表面层
87、了解所有封装的谐振频率，当它与时钟频率的谐波发生重叠时，就要改变封装的几何结构
88、在封装中避免信号在不同电压平面之间切换，因为这会产生封装谐振
89、在封装中可能出现谐振，就在它的外部加上铁氧体滤波薄片
90、在差分对中，减小走线的不对称性
91、在所有差分对的连接处使用共模信号扼流滤波器
92、在所有外部电缆外部使用共模信号扼流滤波器
93、找出有可能的I/O线，在时序预算要求内使用上升沿最长的信号。
94、使用扩谱时钟发生器在较宽的频率范围内将基波扩散开，以在FFC测试认证的带宽范围内减少辐射能量
95、当连接屏蔽电缆时，保持屏蔽层就是机箱外壳的延伸
96、减小屏蔽电缆到外壳之间的连接电感。在电缆头和外壳之间使用同轴连接件
97、设备支架不能破坏机箱外壳的完整性
98、只有互连需要时才能破坏机箱外壳的完整性
99、设备开孔的直径要远小于可能泄露的最低辐射频率的波长，使用数量多而直径小的开孔比数量少而直径大的开孔更好
100、导致产品交货推迟就是最昂贵的规则。

————————————————
版权声明：本文为CSDN博主「结界很厚」的原创文章，遵循CC 4.0 BY-SA版权协议，转载请附上原文出处链接及本声明。
原文链接：https://blog.csdn.net/sinat_15677011/article/details/108350927