STM32F103——外部中断_stm32f103 外部中断-CSDN博客

本文链接：https://blog.csdn.net/duotuoluan3934/article/details/134422431

NVIC 和和 EXTI 简介

NVIC 简介

什么是 NVIC？NVIC 即嵌套向量中断控制器，全称 Nested vectored interrupt controller。它是内核的器件，所以它的更多描述可以看内核有关的资料《Cortex-M3 权威指南》。M3 内核都是支持 256 个中断，其中包含了 16 个系统中断和 240 个外部中断，并且具有 256 级的可编程中断设置。然而芯片厂商一般不会把内核的这些资源全部用完，如 STM32F103ZET6 的系统中断有 10 个，外部中断有 60 个。下面我们看看系统中断部分：

关于 60 个外部中断部分在《STM32F10xxx 参考手册_V10（中文版）.pdf》的 9.1.2 小节有详细的列表，这里就不列出来了。STM32F103 的中断向量表在 STM32F103xx.h 文件中被定义

NVIC 寄存器

NVIC 相关的寄存器定义了可以在 core_cm3.h 文件中找到。我们直接通过程序的定义来分析 NVIC 相关的寄存器，其定义如下：

typedef struct
{
    __IOM  uint32_t ISER[8U]; /* 中断使能寄存器 */
    uint32_t RESERVED0[24U];
    __IOM uint32_t ICER[8U]; /* 中断清除使能寄存器 */
    uint32_t RSERVED1[24U];
    __IOM uint32_t ISPR[8U]; /* 中断使能挂起寄存器 */
    uint32_t RESERVED2[24U];
    __IOM uint32_t ICPR[8U]; /* 中断解挂寄存器 */
    uint32_t RESERVED3[24U];
    __IOM uint32_t IABR[8U]; /* 中断有效位寄存器 */
    uint32_t RESERVED4[56U];
    __IOM uint8_t IP[240U]; /* 中断优先级寄存器（8Bit 位宽） */
    uint32_t RESERVED5[644U];
    __OM uint32_t STIR; /* 软件触发中断寄存器 */
} NVIC_Type;

STM32F103 的中断在这些寄存器的控制下有序的执行的。只有了解这些中断寄存器，才能方便的使用 STM32F103 的中断。下面重点介绍这几个寄存器：

        ISER[8]：ISER 全称是：Interrupt Set Enable Registers，这是一个中断使能寄存器组。上面说了 CM3 内核支持 256 个中断，这里用 8 个 32 位寄存器来控制，每个位控制一个中断。但是
STM32F103的可屏蔽中断最多只有60个，所以对我们来说，有用的就是两个(ISER[0]ISER[1])，总共可以表示 64 个中断。而 STM32F103 只用了其中的 60 个。ISER[0]的 bit0~31 分别对应中断 0~31；ISER[1]的 bit0~27 对应中断 32~59，这样总共 60 个中断就可以分别对应上了。你要使能某个中断，必须设置相应的 ISER 位为 1，使该中断被使能(这里仅仅是使能，还要配合中断分组、屏蔽、IO 口映射等设置才算是一个完整的中断设置)。具体每一位对应哪个中断，请参考
stm32f103xe.h 里面的第 69 行。
        ICER[8]：全称是：Interrupt Clear Enable Registers，是一个中断除能寄存器组。该寄存器组与 ISER 的作用恰好相反，是用来清除某个中断的使能的。其对应位的功能，也和 ICER 一样。这里要专门设置一个 ICER 来清除中断位，而不是向 ISER 写 0 来清除，是因为 NVIC 的这些寄存器都是写 1 有效的，写 0 是无效的。具体为什么是这样子，可以查看《Cortex-M3 权威指南》第 125 页，NVIC 章节。
        ISPR[8]：全称是：Interrupt Set Pending Registers，是一个中断使能挂起控制寄存器组。每个位对应的中断和 ISER 是一样的。通过置 1，可以将正在进行的中断挂起，而执行同级或更高级别的中断。写 0 是无效的。
        ICPR[8]：全称是：Interrupt Clear Pending Registers，是一个中断解挂控制寄存器组。其作用与 ISPR 相反，对应位也和 ISER 是一样的。通过设置 1，可以将挂起的中断解挂。写 0 无效。
        IABR[8]：全称是：Interrupt Active Bit Registers，是一个中断激活标志位寄存器组。对应位所代表的中断和 ISER 一样，如果为 1，则表示该位所对应的中断正在被执行。这是一个只读寄存器，通过它可以知道当前在执行的中断是哪一个。在中断执行完了由硬件自动清零。
        IP [240]：全称是：Interrupt Priority Registers，是一个中断优先级控制的寄存器组。这个寄存器组相当重要！STM32F103 的中断分组与这个寄存器组密切相关。IP 寄存器组由 240 个 8bit的寄存器组成&#x