FPGA学习笔记
文章平均质量分 53
小电的FPGA学习笔记
幸运的坤子
开心小电的学习记录分享~
展开
-
【FPGA】Verilog语言从零到精通
假设我们有一个模块。原创 2024-05-29 12:29:28 · 1667 阅读 · 5 评论 -
【FPGA】正原子XC7A35T
MMCM可以实现动态的调整,输出反向,PLL不行。除了这一点,两者完全相同。safe clock startup:只有在输出稳定的时候有时钟。dynamic phase shift:动态调整输出时钟相位。frequency sythesis:输出不同频率的时钟。dynamic recording:动态调整输出时钟频率。phase alignment:相位关系。minimize power:电源优化。下图可视为一个FPGA(官方手册)差分时钟:MRCC P,N。全局时钟:MRCC P。原创 2024-05-28 20:21:31 · 752 阅读 · 0 评论 -
vivado使用中fir滤波器ip核
data_valid:告诉它的下一位,namely从系统,可以接收数据了。data_tready:告诉它的上一位,它准备好了。因为fir_ip核可以接入AXI4总线。原创 2024-05-05 16:01:49 · 241 阅读 · 0 评论 -
【零基础】system generator①设置卡解析
1.在matlab中我们输入的是双精度浮点型数据,经过gateway后变成定点型。十六位十四个小数位,整个数据有十六位,其中十四位给了小数。saturate将溢出的数表示为当前能表示的最大值或者最小值。2.fixed-point定点型;signed有符号;2’s comp补码。truncate,舍弃不需要的低位;round四舍五入(常用)5.sample period采样时间,采样周期。原创 2024-05-04 19:55:04 · 184 阅读 · 0 评论 -
【零基础FPGA学习①】软件下载ModelSim+Matlab+Vivado
在HKEY_CURRENT_USER目录下,找到software中相应的文件夹,删除。MATLAB2018a:淘宝上6.6。查看高级系统设置,删除对应环境变量。原创 2024-04-25 17:48:02 · 844 阅读 · 2 评论