FPGA设计心得

1. 分析整体模块
首先你需要知道这个工程需要干什么，它想实现一个什么功能？实现这些功能需要哪些触发条件？推荐写个设计文档。文档不需要太复杂，简单记录一下I/O口，将整个工程合理的划分为几个小的模块去设计就会容易很多。
2.划分为各个子模块
无论多么复杂的工程，都是由很多小模块一步步连接起来实现的。将每个子模块功能划分清楚，例如做串口通讯时，将串口发送模块与串口接收模块分开为两个子模块，这样不仅每个模块代码量小，出现问题也好定位，最重要的是好设计。
3.各个模块分别仿真
写完一个模块就去仿真一次，尽可能找出问题避免后期工程完成时整体仿真造成不容易定位错误和更改问题。
各个子模块仿真完成后，例化模块将其连接到顶层模块。最后对整体工程做仿真，查看时序报告，有需要的话做时钟约束。
利用SignalTap或者ChipScope分析定位
程序报错去修改仿真测试文件是没有什么用的，因为测试文件是个人臆想的信号而不是真正的实际信号。找出出现错误的第一个问题点，观察波形去查看相应的代码段，一步步找就会找到。不要一出现问题就去问别人，代码是你自己写的，即使很厉害的人也未必能答上来。切记不要一直检查代码而不做调试，代码逻辑错误你看未必看的出来，只有一步步去实践才能发现问题。
不要去怀疑仿真软件或者是开发板坏了怎么样，开发板如果是经过测试的，那么有问题的就是你的代码！仿真软件出问题的概率几乎为0！要敢于怀疑一切代码，在出问题的第一个错误点去找。解决一个再继续找别的，不要找很多一起改，也容易出问题