Makefile文件的编写

gcc 编译  

要加上头文件路径，库文件路径，例如：gcc xxx   -I/usr/local/openssl/include  -L/usr/local/openssl/lib   -lcrypto

简单例子

目的：  基本掌握了 make 的用法，能在Linux系统上编程。
环境： Linux系统，或者有一台Linux服务器，通过终端连接。一句话：有Linux编译环境。
准备：
       准备三个文件：file1.c, file2.c, file2.h (file1.c有main函数，引用file2里的打印函数)。
      基础：
       先来个例子：
       有这么个Makefile文件。（文件和Makefile在同一目录）
       === makefile 开始 ===
              helloworld:file1.o file2.o
                     gcc file1.o file2.o -o helloworld
              file1.o:file1.c file2.h
                     gcc -c file1.c -o file1.o
               file2.o:file2.c file2.h
                     gcc -c file2.c -o file2.o
              clean:
                     rm -rf *.o helloworld
       === makefile 结束 ===
一个 makefile 主要含有一系列的规则，如下：
A: B
(tab)<command>
(tab)<command>
每个命令行前都必须有tab符号。
上面的makefile文件目的就是要编译一个helloworld的可执行文件。让我们一句一句来解释：
       helloworld : file1.o file2.o：                 helloworld依赖file1.o file2.o两个目标文件。
       gcc File1.o File2.o -o helloworld：      编译出helloworld可执行文件。-o表示你指定 的目标文件名。
       file1.o : file1.c：    file1.o依赖file1.c文件。
       gcc -c file1.c -o file1.o：                  编译出file1.o文件。-c表示gcc 只把给它的文件编译成目标文件， 用源码文件的文件名命名但把其后缀由“.c”或“.cpp”变成“.o”。在这句中，可以省略-o file1.o，编译器默认生成file1.o文件，这就是-c的作用。
              file2.o : file2.c file2.h
              gcc -c file2.c -o file2.o
这两句和上两句相同。
       clean:
              rm -rf *.o helloworld
当用户键入make clean命令时，会删除*.o 和helloworld文件。
如果要编译cpp文件，只要把gcc改成g++就行了。
写好Makefile文件，在命令行中直接键入make命令，就会执行Makefile中的内容了。

引入源文件，头文件，库的语句如下：
VPATH = ./:../cpp/Common
PROINCLUDE = $(INCLUDE) -I./ -I../../../../Include/EvApp/Common
LINKLIB =  -L$(PWD)/..  -lShareMemory.D

上一层楼：使用变量

       上面提到一句，如果要编译cpp文件，只要把gcc改成g++就行了。但如果Makefile中有很多gcc，那不就很麻烦了。
       第二个例子：
       === makefile 开始 ===
              OBJS = file1.o file2.o
              CC = gcc
              CFLAGS = -Wall -O -g
              helloworld : $(OBJS)
                     $(CC) $(OBJS) -o helloworld
              file1.o : file1.c file2.h
                     $(CC) $(CFLAGS) -c file1.c -o file1.o
              file2.o : file2.c file2.h
                     $(CC) $(CFLAGS) -c file2.c -o file2.o
              clean:
                     rm -rf *.o helloworld
=== makefile 结束 ===
       这里我们应用到了变量。要设定一个变量，你只要在一行的开始写下这个变量的名字，后 面跟一个 = 号，后面跟你要设定的这个变量的值。以后你要引用 这个变量，写一个 $ 符号，后面是围在括号里的变量名。
CFLAGS = -Wall -O –g，解释一下。这是配置编译器设置，并把它赋值给CFFLAGS变量。
-Wall：          输出所有的警告信息。
-O：              在编译时进行优化。
-g：               表示编译debug版本。
这样写的Makefile文件比较简单，但很容易就会发现缺点，那就是要列出所有的c文件。如果你添加一个c文件，那就需要修改Makefile文件，这在项目开发中还是比较麻烦的。

再上一层楼：使用函数

       学到这里，你也许会说，这就好像编程序吗？有变量，也有函数。其实这就是编程序，只不过用的语言不同而已。
       第三个例子：
       === makefile 开始 ===
              CC = gcc
              XX = g++
              CFLAGS = -Wall -O –g
              TARGET = ./helloworld
              %.o: %.c
                     $(CC) $(CFLAGS) -c $< -o $@
              %.o:%.cpp
                     $(XX) $(CFLAGS) -c $< -o $@
              SOURCES = $(wildcard *.c *.cpp)
              OBJS = $(patsubst %.c,%.o,$(patsubst %.cpp,%.o,$(SOURCES)))
              $(TARGET) : $(OBJS)
                     $(XX) $(OBJS) -o $(TARGET)
                     chmod a+x $(TARGET)
clean:
       rm -rf *.o helloworld
=== makefile 结束 ===
函数1：wildcard
       产生一个所有以 '.c' 结尾的文件的列表。
       SOURCES = $(wildcard *.c *.cpp)表示产生一个所有以 .c，.cpp结尾的文件的列表，然后存入变量 SOURCES 里。
函数2：patsubst
       匹配替换，有三个参数。第一个是一个需要匹配的式样，第二个表示用什么来替换它，第三个是一个需要被处理的由空格分隔的列表。
OBJS = $(patsubst %.c,%.o,$(patsubst %.cc,%.o,$(SOURCES)))表示把文件列表中所有的.c,.cpp字符变成.o，形成一个新的文件列表，然后存入OBJS变量中。
%.o: %.c
       $(CC) $(CFLAGS) -c $< -o $@
%.o:%.cpp
       $(XX) $(CFLAGS) -c $< -o $@
       这几句命令表示把所有的.c,.cpp编译成.o文件。
       这里有三个比较有用的内部变量“$<”表示所有的依赖目标集（也就是“a.c b.c”），“$@”表示目标集（也就是“a.o b.o”）。而 $^ 扩展成整个依靠的列表（除掉了里面所有重 复的文件名）。
       chmod a+x $(TARGET)表示把helloworld强制变成可执行文件。

例子如下：

SOURCES = $(wildcard *.cpp)   //SOURCES为所有的cpp文件。
OBJ_D = $(patsubst %cpp,%D.o,$(SOURCES))//将所有的cpp文件换成D.o文件。

自动化变量

模式规则中，规则的目标和依赖文件名代表了一类文件名；规则的命令是对所有这一类文件重建过程的描述，显然，在命令中不能出现具体的文件名，否则模式规则失去意义。那么在模式规则的命令行中该如何表示文件，将是本小节的讨论的重点。
假如你需要书写一个将.c文件编译到.o文件的模式规则，那么你该如何为gcc书写正确的源文件名？当然了，不能使用任何具体的文件名，因为在每一次执行模式规则时源文件名都是不一样的。为了解决这个问题，就需要使用“自动环变量”，自动化变量的取值是根据具体所执行的规则来决定的，取决于所执行规则的目标和依赖文件名。

下面对所有的自动化变量进行说明：
$@
表示规则的目标文件名。如果目标是一个文档文件（Linux中，一般称.a文件为文档文件，也称为静态库文件），那么它代表这个文档的文件名。在多目标模式规则中，它代表的是哪个触发规则被执行的目标文件名（只对当前目录）。
$%
当规则的目标文件是一个静态库文件时，代表静态库的一个成员名。例如，规则的目标是“foo.a(bar.o)”，那么，“$%”的值就为“bar.o”，“$@”的值为“foo.a”。如果目标不是静态库文件，其值为空。
$<
规则的第一个依赖文件名。如果是一个目标文件使用隐含规则来重建，则它代表由隐含规则加入的第一个依赖文件。
$?
所有比目标文件更新的依赖文件列表，空格分割。如果目标是静态库文件名，代表的是库成员（.o文件）。
$^
规则的所有依赖文件列表，使用空格分隔。如果目标是静态库文件，它所代表的只能是所有库成员（.o文件）名。一个文件可重复的出现在目标的依赖中，变量“$^”只记录它的一次引用情况。就是说变量“$^”会去掉重复的依赖文件。
$+
类似“$^”，但是它保留了依赖文件中重复出现的文件。主要用在程序链接时库的交叉引用场合。
$*
在模式规则和静态模式规则中，代表“茎”。“茎”是目标模式中“%”所代表的部分（当文件名中存在目录时，“茎”也包含目录（斜杠之前）部分）。例如：文件“dir/a.foo.b”，当目标的模式为“a.%.b”时，“$*”的值为“dir/a.foo”。“茎”对于构造相关文件名非常有用。
自动化变量“$*”需要两点说明：
? 对于一个明确指定的规则来说不存在“茎”，这种情况下“$*”的含义发生改变。此时，如果目标文件名带有一个可识别的后缀，那么“$*”表示文件中除后缀以外的部分。例如：“foo.c”则“$*”的值为：“foo”，因为.c是一个可识别的文件后缀名。GUN make对明确规则的这种奇怪的处理行为是为了和其它版本的make兼容。通常，在除静态规则和模式规则以外，明确指定目标文件的规则中应该避免使用这个变量。
? 当明确指定文件名的规则中目标文件名包含不可识别的后缀时，此变量为空。
自动化变量“$?”在显式规则中也是非常有用的，使用它规则可以指定只对更新以后的依赖文件进行操作。例如，静态库文件“libN.a”，它由一些.o文件组成。这个规则实现了只将更新后的.o文件加入到库中：
lib: foo.o bar.o lose.o win.o
ar r lib $?
以上罗列的自动量变量中。其中有四个在规则中代表文件名（$@、$<、$%、$*）。而其它三个的在规则中代表一个文件名列表。GUN make中，还可以通过这七个自动化变量来获取一个完整文件名中的目录部分和具体文件名部分。在这些变量中加入“D”或者“F”字符就形成了一系列变种的自动环变量。这些变量会出现在以前版本的make中，在当前版本的make中，可以使用“dir”或者“notdir”函数来实现同样的功能。
$(@D)
表示目标文件的目录部分（不包括斜杠）。如果“$@”是“dir/foo.o”，那么“$(@D)”的值为“dir”。如果“$@”不存在斜杠，其值就是“.”（当前目录）。注意它和函数“dir”的区别！
$(@F)
目标文件的完整文件名中除目录以外的部分（实际文件名）。如果“$@”为“dir/foo.o”，那么“$(@F)”只就是“foo.o”。“$(@F)”等价于函数“$(notdir $@)”。
$(*D)
$(*F)
分别代表目标“茎”中的目录部分和文件名部分。
$(%D)
$(%F)
当以如“archive(member)”形式静态库为目标时，分别表示库文件成员“member”名中的目录部分和文件名部分。它仅对这种形式的规则目标有效。
$(<D)
$(<F)
分别表示规则中第一个依赖文件的目录部分和文件名部分。
$(^D)
$(^F)
分别表示所有依赖文件的目录部分和文件部分（不存在同一文件）。
$(+D)
$(+F)
分别表示所有依赖文件的目录部分和文件部分（可存在重复文件）。
$(?D)
$(?F)
分别表示被更新的依赖文件的目录部分和文件名部分。
在讨论自动化变量时，为了和普通变量（如：“CFLAGS”）区别，我们直接使用了“$<”的形式。这种形式仅仅是为了和普通变量进行区别，没有别的目的。其实对于自动环变量和普通变量一样，代表规则第一个依赖文件名的变量名实际上是“<”，我们完全可以使用“$(<)”来替代 “$<”。但是在引用自动化变量时通常的做法是“$<”，因为自动化变量本身是一个特殊字符。
GUN make同时支持“Sysv”特性，允许在规则的依赖列表中使用特殊的变量引用（一般的自动化变量只能在规则的命令行中被引用）“$$@”、 “$$(@D)”和“$$(@F)”（注意：要使用“$$”），它们分别代表了“目标的完整文件名”、“目标文件名中的目录部分”和“目标的实际文件名部分”。这三个特殊的变量只能用在明确指定目标文件名的规则中或者是静态模式规则中，不用于隐含规则中。另外Sysv make和GNU make对规则依赖的处理也不尽相同。Sysv make对规则的依赖进行两次替换展开，而GUN make对依赖列表的处理只有一次，对其中的变量和函数引用直接进行展开。
自动化变量的这个古怪的特性完全是为了兼容Sysv 版本的makefile文件。在使用GNU make时可以不考虑这个，也可以在Makefile中使用伪目标“.POSIX”来禁止这一特性。

make ,make clean,make depend,make install的区别

./configure
./configure是用来检测你的安装平台的目标特征的，比如它会检测你是不是有CC活GCC（CC是GCC的连接GCC是编译器），并不是需要CC或GCC，它是个SHELL脚本。

1 make
make是make all的缩写，根据makefile制定的规则，将c\c++文件编译成*.o文件，然后进一步生成可执行文件。
2 make clean
删除源代码（C\C++ code）生成的执行文件和所有的中间目标文件
3 make depend
一种makefile的规则，通过扫描仪个目录下的所有C\C++ 代码，从而判断出文件之间的依赖关系，如a.cc文件中调用了b.h(如以形势include<b.h>)，如果之后a.cc文件被改动，那么只需要重新编译a.cc文件，不需要编译b.h文件。否则所有的文件都需要重新编译。

 

4 make install是用来安装的，它也从makefile中读取指令，安装到指定的位置。intall不是make的参数，而是再makefile中型如：intall的语句。如果用make install,那么就执行install后面的语句。