PHY寄存器驱动调试总结

        前段时间对PHY芯片进行了调试，在此做个记录总结。

        网络子系统是linux操作系统里很重要的一部分，这里主要说明一下phy芯片在整个子系统里的位置。从这个结构里可以看到，PHY驱动处于链路层。

 其硬件连接组成如图所示：

驱动开发适配需要注意以下几点:

1.检查硬件配置，确定PHY芯片的工作模式和RGMII电平是否正确。

2.查看原理图，确定与MAC设备的接口，是gmii还是rgmii或者其它，并在MAC侧的设备树中配置正确。

3. 确定主芯片是否需要PHY芯片提供时钟。

4.Phy芯片的地址正确配置，可以通过 mdio/mdc正确访问 到 phy芯片的寄存器。

如下为网上流行的phy.c读取phy寄存器的方法，需要将其交叉编译成可执行文件后使用，可以直接通过标准网络协议栈读写phy芯片的寄存器值，方便于调试PHY芯片。

#include <stdio.h> 
#include <stdlib.h>
#include <string.h>
#include <linux/mii.h>
#include <sys/types.h>
#include <sys/socket.h>
#include <sys/ioctl.h>
#include <net/if.h>
#include <linux/sockios.h>
#include <linux/types.h>
#include <netinet/in.h>

#define reteck(ret) \ 
		if(ret < 0){ \ 
			printf("%m! \"%s\" : line: %d\n", __func__, __LINE__); \
			goto lab; \ 
		} 

#define help() \ 
	printf("mdio:\n"); \ 
	printf("read operation: mdio reg_addr\n"); \
	printf("write operation: mdio reg_addr value\n"); \ 
	printf("For example:\n"); \
	printf("mdio eth0 1\n"); \ 
	printf("mdio eth0 0 0x12\n\n"); \ 
	exit(0); 
 
int sockfd; 

int main(int argc, char *argv[]){ 
	if(argc == 1 || !strcmp(argv[1], "-h"))
	{ 
		help(); 
	} 
	struct mii_ioctl_data *mii = NULL; 
	struct ifreq ifr; 
	int ret; 
	memset(&ifr, 0, sizeof(ifr));
	strncpy(ifr.ifr_name, argv[1], IFNAMSIZ - 1);
	sockfd = socket(PF_LOCAL, SOCK_DGRAM, 0);
	reteck(sockfd); //get phy address in smi bus 
	ret = ioctl(sockfd, SIOCGMIIPHY, &ifr); 
	reteck(ret); 
	mii = (struct mii_ioctl_data*)&ifr.ifr_data; 
	if(argc == 3)
	{ 
		mii->reg_num = (uint16_t)strtoul(argv[2], NULL, 0);
		ret = ioctl(sockfd, SIOCGMIIREG, &ifr);
		reteck(ret);
		printf("read phy addr: 0x%x reg: 0x%x value : 0x%x\n", mii->phy_id, mii->reg_num, mii->val_out);
	}
	else if(argc == 4)
	{ 
		mii->reg_num = (uint16_t)strtoul(argv[2], NULL, 0); 
		mii->val_in = (uint16_t)strtoul(argv[3], NULL, 0); 
		ret = ioctl(sockfd, SIOCSMIIREG, &ifr); 
		reteck(ret);
		printf("write phy addr: 0x%x reg: 0x%x value : 0x%x\n", mii->phy_id, mii->reg_num, mii->val_in);
	} 
lab: close(sockfd);
	return 0; 
}

用法如下：

(1) Phy 寄存器读

./phyreg eth0 0x1e

(2) Phy 寄存器写

./phyreg eth0 0x1e 0xc

(3) 读 ext 寄存器

例：读 ext reg 0xc:

./phyreg eth0 0x1e 0xc && ./phyreg eth0 0x1f

(4) 写 ext 寄存器

例：写 ext reg 0xc 值为 0x80f6:

./phyreg eth0 0x1e 0xc && ./phyreg eth0 0x1f 0x80f6

5.操作mac侧寄存器，调试tx_delay参数，测试丢包率。 

phy 如果工作在含有RGMII 接口的模式，按照业内惯例，tx clk delay 由MAC 来完成；rx clk delay 由phy 来完成。所以一般PHY芯片的rx clk delay默认是 2ns， tx clk delay默认是750ps。

但不排除有些mac会对tx delay 不做配置，或对rx delay 也做配置等情况。就需要针对mac 的配置情况，来相应的在PHY芯片上电初始化时做适配。