- 博客(591)
- 收藏
- 关注
RSS订阅
原创 电子工程师-高质量工具包
电子工程师工具包：共有各类元器件基础资料，电源设计资料，大厂参考资料，开发工具，仿真工具，各类电路接口设计，优质电子书，硬件，FPGA，单片机工具教程，优质方案资料，各类协议资料，入门指导
2024-11-02 15:45:06
3003
14
原创 50天学习FPGA第20天-verilog的任务与函数-
Verilog HDL中的任务与函数是实现代码复用的重要机制。任务(task)适用于包含时序控制、多输出或无输入的情况，支持input/output/inout端口；函数(function)则用于纯组合逻辑，必须有一个输入且只能返回单一值。两者都能声明局部变量，但函数隐含声明与函数名同名的寄存器变量作为返回值。任务可调用其他任务或函数，而函数只能调用其他函数。合理使用任务和函数能有效提高代码的可读性和维护性，是模块化设计的关键手段。
2026-01-15 17:30:00
169
原创 50天学习FPGA第19天-verilog的条件行为语法
随着设计复杂程度的不断提高，在设计早期进行良好的整体规划变得非常重要．设计者在对整体结构和算法做进一步的优化之前，必须首先对各种整体结构与算法之间的折中进行全面评估、以期获得最佳的性能价格比。这种对于整体结构的评估是建立在硬件所完成的算法之上的、而不是建立在门级结构或数据流之上的。从这个角度上看，设计者所关心的是算法用硬件实现的方式及其性能。
2026-01-15 17:15:00
3
原创 光耦瞬态响应特性：上升时间与下降时间的测试方法与误差分析
摘要：光耦的上升时间和下降时间是衡量其动态性能的关键参数，分别反映导通和关断状态切换速度。测试需准备3.3V输入、24V输出的电路，通过示波器测量10%-90%电平变化时间。测试中需注意不同类型光耦特性差异，并控制温度、设备精度等误差因素。光耦广泛应用于消费电子快充、工业自动化、汽车电机控制等领域，实现安全隔离和高效信号传输。优化测试需选择合适带宽设备，控制环境温度，并改进电路设计以减小误差。
2026-01-09 18:00:00
922
原创 XDMA的windows驱动源码深度解析
摘要：XDMA是Xilinx开发的FPGA与主机间高速数据传输的DMA驱动，采用WDF框架实现。驱动包含内核驱动、用户API和应用实例，核心功能包括DMA引擎、通道管理、中断处理和BAR空间映射。初始化流程通过DriverEntry入口启动，设备添加回调实现PnP和电源管理。DMA引擎支持多通道并发传输，使用描述符链表管理传输任务。中断机制包含ISR和DPC处理，确保高效响应。内存管理提供连续物理内存分配，支持高性能数据传输。驱动具有完善的参数验证、安全检查机制，并支持ETW诊断和性能监控。
2026-01-08 18:15:00
893
原创 易灵思FPGA程序烧不进去问题排查
摘要：在易灵思FPGA测试中发现程序烧录后无法启动的问题。经排查，首先怀疑晶振问题但更换无效，随后检测flash并更换仍无效。最终发现复位时序问题，需严格遵循手册要求的上电顺序和复位时序。此外，部分板卡因flash烧毁导致故障，另发现器件丝印为VBEE的板卡存在兼容性问题，调换后出现异常。结论表明，复位时序不当和flash损坏是主要故障原因。（149字）
2026-01-05 17:00:20
49
原创 50天学习FPGA第42天-MIG的介绍及使用
本文介绍了Xilinx DDR控制器MIG核的使用方法。详细说明了在Vivado中配置MIG控制器的15个步骤，包括选择FPGA器件、设置DDR3工作频率（400MHz）、接口类型（AXI4）、物理参数（位宽、电压等）以及引脚配置等重要选项。特别强调了内部参考电压的勾选注意事项，若硬件无外部参考电压则必须勾选。最后提供了DDR测试方法，建议通过软核调用官方SDK代码进行验证，并给出了修改时钟配置和添加管脚约束的具体操作。全文重点在于MIG控制器的详细配置流程和关键参数设置。
2026-01-05 08:36:44
196
原创 【CSDN博客之星2025】主题创作《35岁的职业和人生成长转变》
13年毕业，从事硬件及FPGA开发工作10余年，从09年大一接触CSDN，已经度过了16个年头，这享与CSDN的相遇，分为两个阶段，第一个阶段是09年到20，这部分时间，一直处于学习的阶段，从CSDN上获取了很多帮助，也下载了很多资源，属于个人知识积累和快速成长期，直到2020年，我写下了第一篇文章。从那一天开始，我开始了我的技术分享之路。这篇文章来自于工作中的实战经验，深入分析DDR设计中硬件，FPGA设计问题，积累了很多宝贵的实战经验，因此分享成为我的第一篇文章。
2025-12-27 10:12:02
657
原创 通信中多种多样的滤波器
本文对比分析了四种射频滤波器的工作原理和性能特点：腔体滤波器由金属腔体和调谐元件组成，具有高Q值和大功率容量，但体积较大；SAW滤波器利用声表面波实现信号处理，体积小但工作频率受限；BAW滤波器采用压电薄膜结构，高频性能优异且温度稳定性好；介质滤波器基于高介电材料谐振，可实现小型化设计。四种滤波器各有优劣，分别适用于基站、移动终端等不同通信场景。
2025-12-25 17:38:22
864
原创 电阻如何抑制走线路径上的谐振
摘要：本文深入解析电阻如何抑制PCB走线中的LC谐振现象。通过秋千的阻尼类比，说明电阻通过消耗谐振能量（转化为热能）、降低品质因数Q值以及实现阻抗匹配三种机制来消除振铃。重点阐述了源端串联匹配和终端并联匹配两种阻抗匹配方法，并指出实际应用中需在信号完整性与功耗之间权衡。电阻能有效抑制信号反射和谐振，是高速电路设计中保证信号完整性的关键技术手段。（149字）
2025-12-25 08:59:39
524
原创 TPS7A8400电源设计异常案例
摘要：在项目调试中发现A5V电源轨道异常跌落至-0.72V。排查发现运放双电源供电时序问题：负轨上电(11ms)快于正轨(15ms)，导致正向轨道异常。通过调整正轨提速、负轨延迟解决问题。关键经验：1)双电源供电需注意上电时序；2)功耗无明显变化时，应优先排查电源芯片启动异常而非短路击穿。该案例揭示了电源时序管理在运放电路设计中的重要性。（149字）
2025-12-23 17:45:00
239
原创 50天学习FPGA第19天-verilog的条件行为语法
摘要： Verilog行为级建模从算法层面描述电路行为，类似于C语言编程。其核心是initial和always两种结构化过程语句，分别实现单次执行和循环执行功能。过程赋值语句用于寄存器类变量更新，与连续赋值不同。时序控制提供三种方法：基于延迟（指定执行时间间隔）、基于事件（变量变化触发）和电平敏感控制。其中事件控制又分为常规事件（@符号）、命名事件、OR事件和电平敏感四种类型，通过posedge/negedge检测信号跳变。这些机制共同支持高层次硬件算法描述与验证。
2025-12-22 08:00:00
172
原创 50天学习FPGA第18天-verilog的数据流语法
摘要：Verilog硬件描述语言支持门级、数据流和行为级三种建模方式。门级建模适合小型电路设计，但对复杂电路效率低下。数据流建模通过连续赋值语句(assign)实现，重点关注数据流动而非门级细节，已成为主流设计方法。连续赋值语句具有自动激活、支持标量/向量操作数等特点，可通过普通赋值延迟、隐式延迟和线网声明延迟三种方式控制时序。其中普通赋值延迟采用惯性延迟特性，短于指定延迟的输入脉冲不会影响输出。现代设计通常结合多种建模方式，利用逻辑综合工具将高级描述转换为门级实现，大幅提高设计效率。
2025-12-22 07:30:00
33
原创 50天学习FPGA第15天-verilog基本概念
本文介绍了Verilog硬件描述语言的基本语法结构和约定。主要内容包括：1）Verilog的词法约定，如操作符、注释、空白符、数字、字符串和标识符的使用规则；2）Verilog的数据类型系统，包括四值逻辑、线网、寄存器、向量等硬件建模元素；3）系统任务和编译指令的使用方法。文章强调这些基础语法虽然枯燥，但为后续Verilog学习奠定了必要基础，特别指出Verilog在语法上与C语言相似，但具有独特的硬件描述特性，如四值逻辑和强度等级等。
2025-12-17 20:00:00
109
原创 50天学习FPGA第16天-verilog的模块与端口
本文介绍了Verilog模块的基本结构和端口定义。模块由module开始，包含模块名、端口列表等必要部分，以及可选的变量声明、数据流语句等组成部分。端口是模块与外界交互的接口，保持接口不变可确保模块内部修改不影响外部环境。文章通过四位加法器示例说明端口列表的使用，并指出顶层模块可能不需要端口列表。同时解释了模块实例的端口连接规则和层次引用标识符的方法。
2025-12-17 20:00:00
90
原创 MOS管的雪崩击穿
MOSFET关断时可能因浪涌电压超过VDSS额定值而发生雪崩击穿，导致雪崩电流（IAS）通过。击穿分为热击穿和寄生晶体管引发的破坏两种：前者因功率损耗导致结温升高，后者因寄生BJT导通造成短路损坏。为防止此类故障，设计时应选用VDSS余量充足的MOSFET，并采取措施抑制浪涌电压。雪崩能量（EAS）是评估器件可靠性的关键参数。
2025-12-16 20:00:00
546
原创 50天学习FPGA第21天-verilog的时序与延迟
本文介绍了硬件功能验证中的时序验证方法，重点阐述了Verilog中的三种延迟模型：分布延迟（独立元件延迟）、集总延迟（模块输出汇总延迟）和引脚到引脚延迟（输入/输出路径延迟）。详细说明了如何通过specify块设置路径延迟、定义参数及状态依赖路径延迟，并介绍了时序检查系统任务（$setup、$hold、$width）的使用方法。最后概述了延迟反标注流程：从RTL功能仿真到门级网表转换，通过版图前后延迟估计进行时序验证，必要时返回优化设计。静态时序验证作为快速时序检查方法被提及，但未深入讨论。
2025-12-14 21:38:21
694
原创 电子工程师-高质量工具包（文章末尾有惊喜）
本文分享电子工程师十多年工作经验总结的30多G学习资料，涵盖元器件基础、电源设计、大厂参考、开发工具、仿真工具、电路接口、电子书等12大类内容。资料分类整理在64G U盘中，包含硬件/FPGA/单片机教程、优质方案及各类协议资料，适合在职或新入行者。目前特价199元（前50名99元），实体U盘发货。资料持续更新完善，为电子工程师提供一站式学习参考。
2025-12-10 18:00:00
789
原创 易灵思开发软件入门指南
本文介绍了易灵思Efnity开发工具的基本使用流程。首先从官网下载并安装软件，创建新项目时需选择器件型号。在设计阶段需添加设计文件和约束条件，重点关注接口设计中的硬件参数配置和IO管脚选择。完成接口文件生成后，将top文件和SDC文件拷贝至项目中。最后通过烧录界面选择配置文件完成程序烧录。文章简要概括了从软件安装到项目烧录的完整操作步骤。
2025-12-08 21:00:00
315
原创 50天精通FPGA设计第13天-半导体存储器基础知识
半导体存储器是数字系统中存储二值数据的关键器件，主要分为只读存储器(ROM)和随机存储器(RAM)两大类。ROM具有非易失性，包括掩模ROM、PROM、EPROM、EEPROM和闪存等技术演进；RAM则具有读写灵活性但数据易失，分为SRAM（高速缓存用）和DRAM（主存用）。存储器采用地址编码方式解决引脚限制问题，其性能由存储容量和存取速度决定。随着计算机处理需求增长，半导体存储器技术不断发展，动态存储器容量已达10亿位/片，存取时间仅10纳秒左右。
2025-12-04 17:15:00
42
原创 50天精通FPGA设计第14天-数模-模数基础知识
本文介绍了数字信号处理中关键的模数转换技术。A/D转换器(ADC)将模拟信号转为数字信号，D/A转换器(DAC)执行反向转换。DAC主要类型包括权电阻网络型、R-2R梯形网络型（最常用）、高速电流舵型、高精度Δ-Σ型和低成本PWM型。ADC主要分为逐次逼近型（性价比最佳）、流水线型（高速应用）、Σ-Δ型（高精度）和闪存型（超高速）。转换精度和速度是衡量转换器性能的核心指标，不同架构在速度、精度和成本之间各有侧重，适用于从音频处理到雷达系统的广泛领域。
2025-12-04 17:15:00
49
原创 50天精通FPGA设计第11天-时序逻辑电路基础知识
本文介绍了FPGA设计中时序逻辑电路的分析与设计方法。在分析时序电路时，需要写出驱动方程、状态方程和输出方程，以确定电路状态和输出在输入变量和时钟信号作用下的变化规律。时序电路的设计步骤包括：1）逻辑抽象，建立状态转换图或表；2）状态化简，合并等价状态；3）状态分配（编码），确定触发器数目及其状态组合。设计目标是实现电路的最简化，包括使用最少的触发器和门电路（小规模IC）或最少的集成电路（中大规模IC）。时序电路的特点是输出不仅取决于当前输入，还与电路原有状态相关。
2025-12-03 17:15:00
50
原创 50天精通FPGA设计第12天-脉冲的产生与整形
本文介绍了FPGA设计中常用的两种脉冲信号产生方法：多谐振荡器和压控振荡器(VCO)。多谐振荡器能够自动产生矩形脉冲信号，而压控振荡器则通过输入电压控制振荡频率。文章详细分析了施密特触发器型VCO的工作原理，并比较了施密特触发器和单稳态触发器两种整形电路的特点。施密特触发器利用滞回特性改善波形边沿，输出脉宽由输入信号决定；单稳态触发器则能产生固定宽度的脉冲信号。这些电路在自动控制、通信系统等领域具有重要应用价值。
2025-12-03 17:15:00
49
原创 50天精通FPGA设计第八天-门电路基础知识
本章系统地讲述了数字电路的基本逻释单元—门电路。由于门电路中的二极管和三极管经常工作在开关状态，所以首先介绍了它们在开关状态下的工作特性。然后，重点讨论了目前广泛使用的TTL门电路和CMOS门电路。对于每一种门电路，除了讲解它们的工作原理和逻辑功能以外，还着重介绍了它们作为电子器件的电气特性，特别是输入特性和输出特性，以便为实际使用这些器件打下必要的基础。
2025-12-02 18:30:00
1815
原创 FPGA的FIFO预读功能在实战中应用
FPGA中的FIFO预读技术通过提前输出数据(dout)实现零等待读取，相比标准FIFO可提升近一倍吞吐量。其核心原理是在rd_en有效前就使数据可用，读使能仅控制指针递增。典型应用场景包括：1)流水线数据处理，单周期完成读取处理；2)协议解析中提前预判数据头；3)DMA传输实现连续burst操作。该技术能简化控制逻辑、优化状态机设计、降低功耗，特别适用于高速数据流处理、通信协议解析等场景，通过消除读取延迟显著提升系统性能。
2025-12-02 17:15:00
486
原创 PCIe板卡的ESD电路到底应该怎么去设计
PCIe板卡ESD电路设计需兼顾可靠性与信号完整性。核心原则包括：为ESD电流提供低阻抗泄放路径、选用低电容TVS器件（Gen3以上建议<0.3pF）、符合PCI-SIG规范。关键设计要点：1）高速差分对采用专用低电容TVS阵列；2）低速信号使用通用TVS；3）电源轨配置专用保护器件。PCB布局要求ESD器件紧邻连接器，采用短粗走线并多过孔接地。最终需通过信号完整性仿真和IEC61000-4-2标准测试验证设计有效性。
2025-12-01 17:45:00
77
原创 50天精通FPGA设计第六天-高速串行接口
本文介绍了UltraScale架构FPGA中的高速串行收发器技术。收发器分为GTH和GTY两种类型，每组包含发送器和接收器。发送器实现并行到串行转换，支持多种编码策略和可编程信号补偿功能。接收器将串行数据转换为并行字，配备自动增益控制和均衡器以补偿传输损耗。系统支持带外信号传输，适用于PCI-E等低功耗应用场景。收发器通过灵活的转换因子和自适应补偿技术，在高速传输条件下保证了信号完整性，同时提供低功耗模式选择。IP核包含基本物理资源和可选功能模块，具体实现将在实战教学中详细讲解。
2025-12-01 17:15:00
163
原创 50天精通FPGA设计第七天-PCIe资源介绍
本文介绍了PCIe总线标准及其在Xilinx FPGA中的实现。PCIe作为高速串行点对点总线，具有带宽独享、热插拔等特性。Xilinx UltraScale架构FPGA集成了符合PCIe 3.0规范的模块，可配置为端点或根端口，支持2.5-8Gb/s速率和1-8通道。文章详细讲解了IP核配置过程，包括基础参数设置、BAR空间配置、中断方式选择（推荐MSI/MSI-X）以及DMA通道设置（H2C和C2H方向）。配置涉及传输速率、时钟频率、AXI接口等关键参数，为FPGA与主机通信提供了灵活解决方案。
2025-12-01 17:15:00
140
原创 电子工程师-高质量工具包（文章末尾有惊喜）
本文分享了一位资深电子工程师整理的30多G专业工具包，包含12大类电子设计资料：元器件资料、电源设计、大厂参考文档、开发/仿真工具、接口电路指南、许可证文件、电子书、硬件/FPGA/PCB/STM32教程、行业方案及协议资料等。所有资料分类存储在64G U盘中，适合从业人员学习参考。目前资料正在持续更新中，限时半价99元优惠。该工具包汇集了作者十余年的实战经验，可为电子工程师提供系统性的学习资源。
2025-12-01 09:16:58
1487
原创 50天精通FPGA设计第五天-selectIO资源介绍
摘要：本文介绍了UltraScale架构FPGA的SelectIO特性，包括I/O引脚配置、电特性和逻辑功能。SelectIO支持单端和差分I/O标准，提供HR（3.3V）和HP（1.8V）两种I/O组类型。每个I/O组包含52个引脚，其中48个可配置为单端或差分模式。SelectIO支持延迟单元（IDELAY/ODELAY）和串并转换（ISERDES/OSERDES），可实现高速接口设计。此外，还介绍了三态数字控制阻抗（TDCI）和差分输入缓冲器（IBUFDS）的HDL实例化方法。
2025-11-29 17:15:00
134
原创 50天精通FPGA设计第四天-DSP资源
摘要：UltraScale架构中的DSP48E2切片专为高效数字信号处理设计，包含27×18位乘法器、48位累加器和预加法器，支持SIMD运算和多种逻辑功能。其特性可减少50%的DSP用量，提升对称滤波等应用性能，并支持96位逻辑运算和模式检测。示例代码展示了如何利用DSP48E2实现乘法累加操作。
2025-11-29 17:00:00
58
原创 50天精通硬件设计-总体规划
《50天精通硬件设计》课程摘要 本课程由12年经验的硬件工程师打造，提供系统化的硬件设计进阶方案。课程采用7周递进式学习：前两周夯实元器件和模电/数电基础；第三周掌握Cadence/Allegro工具；第四周学习主流通信协议；第五周深入信号完整性；第六周掌握调试方法；最后以FPGA光端机和模拟降噪项目实战收尾。课程包含每日知识点、案例分析和工具实操，微信特惠价50元（原价99元），配套资料、答疑和后续服务，帮助学员从入门到精通硬件设计。
2025-11-29 12:57:30
645
原创 XDMA的FPGA IP核配置详解
摘要：本文介绍了Xilinx提供的XDMA IP核配置过程，该IP核用于PCI Express接口的高性能DMA传输。配置分为五个部分：Basic（设置PCIe物理参数、AXI接口等）、PCIe-ID（配置PCIe基础信息）、PCIe-BAR（BAR空间设置）、PCIe-MISC（中断配置）和PCIe-DMA（DMA通道设置）。重点说明了AXI接口选择（MM模式）、中断机制推荐（MSI/MSI-X）以及H2C/C2H数据传输方向配置。通过Vivado 17.4工具，用户可灵活定制XDMA IP以满足不同数据
2025-11-28 19:15:00
354
原创 50天精通FPGA设计第三天-块存储资源介绍
本文介绍了FPGA设计中块存储资源(BRAM)的基本原理与应用。主要内容包括：1) UltraScale架构FPGA的BRAM特性，每个36KB块可配置为独立端口存储器；2) BRAM的可编程数据宽度配置，支持多种存储模式；3) 64位宽BRAM的检查和纠错功能；4) 内建FIFO控制器的实现方式，支持同步/异步操作和可编程标志。文中还提供了Verilog代码示例，展示了BRAM的基本使用方法。这些特性使BRAM成为实现大容量存储阵列和FIFO的高效解决方案。
2025-11-28 19:15:00
60
原创 50天精通FPGA第二天-时钟资源和时钟管理模块介绍
UltraScale结构的时钟系统由全局时钟输入、字节时钟输入和时钟管理模块组成。每个I/O组包含4个全局时钟引脚和专用时钟管理单元(CMT)，CMT内集成了混合模式时钟管理器(MMCM)和两个相位锁相环(PLL)。MMCM通过压控振荡器(VCO)和可编程分频器实现宽范围频率合成与抖动过滤，支持动态配置和相位调整。PLL主要为存储器接口提供时钟信号。系统采用水平时钟脊梁(HCS)和垂直布线实现时钟分配，每个PHY包含多个时钟缓冲区用于驱动芯片内的时钟网络。设计时可利用Vivado工具中的Clocking W
2025-11-27 19:30:00
79
原创 50天精通FPGA设计第一天-可编程逻辑快基础知识
本文介绍了UltraScale系列FPGA中可编程逻辑块(CLB)的基本结构。每个CLB包含多个切片(Slice)，其中SliceL提供8个6输入LUT和16个触发器，SliceM还可配置为存储器。重点分析了多路复用器(F7/F8/F9MUX)如何组合LUT实现复杂函数，进位链(CARRY8)实现快速算术运算，以及存储元素配置为触发器/锁存器的方式。同时详细说明了分布式RAM的多种配置模式，包括单/双/四/八端口结构及其实现方法。通过Verilog代码示例展示了这些资源在实际设计中的应用。
2025-11-27 19:00:00
321
原创 AD22，原理图更新到PCB，显示成功了，但是没有生效
摘要：Altium Designer 22中原理图更新PCB显示成功但未生效的常见解决方法包括：1）确保执行ECO变更时点击"Execute Changes"；2）处理Room冲突（删除现有Room或禁用生成功能）；3）检查PCB文件关联性；4）修复原理图编译错误；5）验证元件封装匹配性。进阶方法可尝试清除网络表或新建PCB文件。该问题多由变更未实际执行或设计冲突导致，需系统排查各环节。（148字）
2025-11-26 18:15:00
121
原创 50天精通FPGA设计-总体规划
我们常说，学习与认知有四个阶段，你对硬件知识的学习处于哪个阶段呢？第一阶段：不知道自己不知道第二阶段：知道自己不知道第三阶段：知道自己知道第四阶段：不知道自己知道学习完本课程之后，你又属于哪个阶段呢？
2025-11-26 17:15:00
1343
1
原创 MOS管的雪崩击穿
MOSFET关断时可能因寄生电感产生浪涌电压，导致漏源电压超过额定值引发雪崩击穿。击穿时会产生雪崩电流，可能造成两种损坏：热击穿（结温升高）和寄生晶体管导通（短路损坏）。设计时应选择VDSS有足够余量的MOSFET，并采取措施抑制浪涌电压。雪崩能量（EAS）是评估器件可靠性的关键参数。
2025-11-25 17:30:00
144
原创 在设计中使用 MOSFET 安全工作区曲线
本文介绍了功率MOSFET安全工作区(SOA)图的使用方法。SOA图包含五个关键限制因素，能确保器件在应用中安全运行。文章通过CSD19536KTT100V MOSFET示例，说明了如何利用SOA曲线确定特定电压(12V)和脉冲时间(10ms)下的安全工作电流(7.3A)。同时介绍了温度降额计算方法，当外壳温度升至100℃时，安全工作电流降至2.9A。正确使用SOA数据是保证MOSFET可靠运行的关键设计要素。
2025-11-21 18:30:00
106
PCIE2.0规范，英文原版
2023-04-05
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人