- 博客(404)
- 收藏
- 关注
RSS订阅
原创 50天精通硬件设计第一天-总体规划
博主自2013年毕业一直进行硬件相关的设计工作，有着12年的硬件设计工作，领域设计工业控制，军工，消费电子，测试测量等诸多行业，我是一个很喜欢专研细节技术的工程师，即使问题不关键，也不愿意放过。我愿意将我十多年的学习和项目经验分享出来，这是逼迫自己输出，同时也是逼迫自输入的一张强有力方式。期待我能有一个满意的交卷。我们常说，学习与认知有四个阶段，你对硬件知识的学习处于哪个阶段呢？第一阶段：不知道自己不知道第二阶段：知道自己不知道第三阶段：知道自己知道第四阶段：不知道自己知道。
2025-01-14 20:49:22
655
原创 电子工程师-高质量工具包
电子工程师工具包：共有各类元器件基础资料，电源设计资料，大厂参考资料，开发工具，仿真工具，各类电路接口设计，优质电子书，硬件，FPGA，单片机工具教程，优质方案资料，各类协议资料，入门指导
2024-11-02 15:45:06
2391
14
原创 实战案例-JESD204B规范的各层
JESD204B高速串行接口标准解析 JESD204B是用于高速ADC与FPGA间数据传输的关键接口协议，尤其适用于GSPS级ADC和宽带RF应用。该标准采用分层架构设计，包含应用层（配置与数据映射）、传输层（样本与帧格式转换）、加扰层（降低EMI效应）、数据链路层（8B/10B编码与通道对齐）和物理层（高速串行传输）。通过三层同步机制（CGS、ILAS和用户数据阶段）实现可靠通信，支持最高12.5Gbps的传输速率。随着通信、仪器仪表等领域对宽带RF系统的需求增长，掌握JESD204B各层功能对于系统设计
2025-06-12 20:16:44
648
原创 实战案例-FPGA的JESD204B IP核配置详解
本文介绍了JESD204接口的三种配置方式：1）JESD204 IP核配置，包括收发模式选择、通道数设置、时钟配置等关键参数；2）JESD204 PHY层配置，适用于Ultrascale系列FPGA，涉及收发器类型、速率选择和PLL配置；3）IP核使用说明，重点讲解了Includesharedlogicinexampledesign模式下两个IP核的互联方法及AXI总线配置流程。文章详细说明了各配置项的选择原则，并针对不同应用场景给出了配置建议。
2025-06-12 20:14:34
752
原创 实战案例-FPGA的JESD204调试问题解析
摘要：本文详细介绍了JESD204B标准中的码组同步（CGS）流程及其问题排查方法。同步过程涉及SYNC信号控制、K28.5码传输和多通道同步要求。调试步骤包括检查Serdes初始化、SYNC信号状态、时钟同步和数据完整性。常见问题排查涵盖SYNC极性、SYSREF接收、时钟配置和ILAS同步等关键点。文章还分析了ILAS同步失败的可能原因，如参数不匹配、FCHK计算错误等，并简要说明204B标准中的告警分类机制，强调不同告警对SYNC信号的影响。最后通过实际案例展示了如何定位TX侧时钟问题导致的同步故障。
2025-06-11 19:36:43
818
原创 实战案例-FPGA如何实现JESD204B最小确定性延迟
摘要：JESD204B通过SYSREF同步LMFC时钟，TX在LMFC边缘发送ILAS标记数据边界，RX通过弹性缓冲器(RBD)补偿通道延迟实现数据对齐。RBD设置是确定性延迟的关键，需根据链路延迟动态调整而非简单设为最大值。最优RBD值可通过从K到1递减测试，观察延迟突变点后取边界值加裕量确定。实际应用中需考虑多帧周期内的延迟变化，避免因RBD设置不当导致延迟不确定性。典型优化方法包括监测延迟跳变点并设置合理裕量。
2025-06-11 19:35:25
984
原创 实战案例-FPGA如何实现JESD204B可重复的延迟
FPGA如何实现JESD204B可重复的延迟，调节SYSREF DELAY寄存器进行编程
2025-06-10 19:47:15
1580
原创 硬件工程师-高质量工具包
总有粉丝丝印问我，电子工程师怎么入门，有哪些参考网站和资料。总结10几年工作经验，个人觉得经验是一部分，总结也是一部分，这篇文档主要是分享十多年工作中使用到的参考学习资料及工具，一共30多G，个人觉得很宝贵，也很实用。我把这些总结分类到了一个64G U盘里，共有各类元器件基础资料，电源设计资料，大厂参考资料，开发工具，仿真工具，各类电路接口设计，优质电子书，硬件，FPGA，单片机工具教程，优质方案资料，各类协议资料，电子工程师入门指导资料等，适合各种在职或新入行的工作者，希望能有帮助。。
2025-06-07 19:21:59
865
原创 杂散的处理
噪声与杂散是电子通信中的两类干扰。噪声是随机、宽频的随机波动（如热噪声、电磁干扰），不可预测但可统计分析，需通过滤波和屏蔽处理。杂散则是确定的非预期信号（如谐波、互调产物），表现为离散频谱，可预测且源于电路非线性，需优化设计和增加滤波器抑制。关键区别在于噪声具有随机性而杂散具有确定性，处理方式各异。正确区分两者对优化系统性能和电磁兼容至关重要。
2025-06-02 16:46:28
305
原创 消除F/1噪声
本文阐释1/f噪声是什么，以及在精密测量应用中如何降低或消除该噪声。1/f噪声无法被滤除，在精密测量应用中它可能是妨碍实现优质性能的一个限制因素
2025-06-02 16:45:18
1174
原创 手把手教你计算DDR的理论带宽
本文以GDDR6 JESD250C为例，介绍了DDR带宽计算方法。重点分析了ACT-RD-PRE命令时序约束，包括tRCD、tRASmin、tRC等关键参数，并将时间参数统一转换为时钟周期。通过时序图演示了单bank和多bank的操作流程，计算得出32B随机读带宽为12%，256B随机读带宽为46%。文章指出提高ACT-PRE间命令数量可提升带宽，同时说明未考虑刷新命令影响更精确计算。该方法适用于各类DDR的带宽分析。
2025-06-01 01:00:00
713
原创 pciutils-3.5.5-win64工具的使用方法
在Windows系统下查看PCIe设备信息相对困难，但可以通过两种方法实现。方法一是使用设备管理器，虽然可以查看部分PCIe信息，但不够全面。方法二则是使用pciutils-3.5.5-win64工具，通过命令行操作，能够获取更详细的PCIe设备信息。首先需要下载并安装该工具，然后使用管理员权限打开cmd，切换到工具所在目录，使用lspci.exe命令查看所有PCIe设备信息。通过关注LnkSta（当前连接状态）和LnkCap（最大速度能力），可以了解设备的PCIe连接状态和速度能力。此外，还可以通过特定命
2025-05-15 20:43:38
798
2
原创 晶振的核心参数
本文详细介绍了晶振的核心参数及其应用场景。首先，标称频率是晶振输出的中心频率，需根据主芯片需求选择，高频晶振需注意PCB布线阻抗匹配。其次，频率稳定性表示全工作条件下频率偏移的最大值，不同应用场景对稳定性的要求不同，如消费电子、4G/5G基站和卫星导航等。接着，抖动是描述振荡器时域稳定性的方法，分为确定性和随机性抖动，测量方式包括时间间隔误差、周期抖动和相邻周期抖动。最后，文章还探讨了抖动单位的选择及其在不同应用中的比较和关联。
2025-05-15 20:42:04
1262
原创 如何用vivado导出pin delay
通过在一些等长要求比较严格的场合，会考虑到FPGA内部的走线，这时候就需要用到方法去导出fpga的pin delay。本文以xinlinx 的UltraScale系列的XCKU060-2FFVA1156I为例，手把手教你完成FPGA的pin delay导出。
2025-04-29 23:17:42
646
原创 关于模拟噪声分析的11个误区
将多个噪声源的噪声频谱密度(nV/√Hz)加总（电压噪声源按平方和开根号），而不分别计算各噪声源的rms噪声，可以节省时间，但这种简化仅适用于各噪声源看到的带宽相同的情况。如果各噪声源看到的带宽不同，简单加总就变成一个可怕的陷阱。图1显示了过采样系统中的情况。从噪声频谱密度看，系统总噪声似乎以增益放大器为主，但一旦考虑带宽，各级贡献的rms噪声其实非常相近。
2025-04-18 20:23:50
992
原创 FPGA HR Bank如何支持ODELAY问题分析
总结：虽然本篇论证了几种在HR bank下不能支持odelay资源的解决方案，但博主依然建议大家在这个过程中，依然依据总体方案，进行管脚引脚的设计，这样的最好的方案，但是在我们的方案，往往是硬件先行，所以作为一个硬件工程师来说，总体方案的把控和了解，至关重要。在高速数字设计中，信号在 FPGA 的输入/输出引脚（I/O）上可能存在时序偏差（如时钟偏移、信号传播延迟等）。解决方案1：如果您需要两个输出信号之间的固定延迟，请使用锁相环或MMCM来生成两个版本的时钟，其中所需的延迟作为两个时钟之间的相移来实现。
2025-04-18 20:16:20
481
原创 解决噪声问题试试从PCB布局布线入手
因此，连接各开关的路径应尽可能短，以尽量降低控制器拾取的噪声和电感环路传输的噪声。缓冲器由电阻和电容串联而成(参见图 6中的RSNUB和CSNUB)，放在SW节点与PGND层之间，可以降 低SW节点上的响铃振荡和电磁干扰。图1中的箭头表示高开关电流流向。为了解决噪声问题，往往要花费数小时的时间进行实验室测试，以便揪出元凶，但最终却发现，噪声是由开关电源的布局不当而引起的。PCB物理规划(floor plan)非常重要，必须使电流环路面积最小，并且合理安排电源器件，使得电流顺畅流动，避免尖角和窄小的路径。
2025-04-18 12:55:32
712
原创 什么是相位补偿
帮朋友做镍氢充电器，利用镍氢电池充满电时电压有一个微小的下降这个特点来识别是否已经充满，比如1.2V的镍氢电池，快充满的时候，电压在1.35V，之后逐步下降，电压可以低于1.30V。所以需要单片机间歇检测电池两端电压，大概充3秒钟电再停止，之后检测电池两端电压。
2025-04-12 20:13:42
929
原创 硬件设计-MOS管快速关断的原因和原理
我们知道，MOS管开通和关断的过程，就是MOS管栅极电容充电和放电的过程，所以呢，栅极串联的电阻越大，那么充放电速度越慢，开通和关断越慢。当没有二极管D和电阻Rs_off时，开通时充电和关断时放电的串联电阻都是Rs_on，二者是一样的。那为什么加上二极管D和电阻Rs_off（有时Rs_off=0Ω，即没有这个电阻）就可以实现快关呢？
2025-04-12 20:08:32
1527
原创 编译系统设计原理概述
主要介绍编译系统设计过程中涉及的原理与技术，主要分为前端设计和后端设计两 个模块。前端部分包括词法分析器、语法分析器的构建和语义分析过程的设计，后端部分包 括汇编生成目标文件以及链接生成可执行文件。
2025-03-14 21:03:45
607
原创 RFID系统简介
RFID 技术首次出现于上世纪九十年代，其技术理念来自于雷达通信技术， 随着国内外专家几十年的不断革新，RFID技术已经成长成一项独立的科学技术。上世纪六十年代末期，Harry Stockman首次在他的论文中提出了利用反射信号进 行通讯的设想，该理论为后来RFID技术的发展打下了坚实的理论基础[27]。RFID 技术问世以后凭借优秀的工作性能很快就赶超了传统的识别技术，一跃成为识别 领域的热门，并被广泛推广到其他行业。
2025-03-14 20:56:48
899
原创 PID控制器参数自整定的优化方法
为提高控制系统的性能，减少人工调参时间，增强系统的适应性和稳定性， 本文针对离散时间线性系统和非线性非仿射系统，分别提出了PID控制器参数 自整定的优化方法。所提方法不需要进行闭环实验，计算简单，具有较强的鲁 棒性和自适应性。理论证明和仿真验证了方法的有效性和正确性。
2025-03-12 20:48:36
1235
原创 直流高压电源保护电路设计
针对直流高压电源系统，设计了一种束流调节保护电路。束流采样是在电源 主电路输出端串联一个电流采样电阻，将电压信号转为电流信号。束流检测信号 经束流调节保护电路连接到束流调节器，通过对束流信号进行运算放大，并与保 护阈值电压进行比较，确定输出过流信号，触发单向可控硅，控制继电器的吸合， 从而实现电源电路保护的目的。
2025-03-12 20:43:27
1342
原创 深入研究ADC的精度和带宽问题！
在大约5 GHz处，根据转换器数据手册中的额定分辨率和性能指标，满量程带宽远高于转换器自身的最大采样带宽。ADC全功率带宽不同于定义的转换器可用带宽或采样带宽，它可以当成是模拟信号输入运算放大器的全功率带宽(FPBW)，信号更像是三角波信号，并且输出端存在大量失真。这样，设计人员便能估算用于转换器的最大模拟输入频率或采样带宽，并依旧建立至1 LSB误差以内。设计是围绕采样带宽而展开的。或1.3 V p-p/(212) = 317 mV p-p，且%FS = (LSB/FS) × 100 = 0.0244。
2025-03-11 21:00:00
596
原创 时钟抖动引起的噪声计算
相位噪声：约 -94.5 dBc/Hz信噪比：约 94.5 dB噪声功率：约为信号功率的 3.5×10−103.5×10−10这些结果表明，100 fs的时钟抖动在30 MHz信号下产生的噪声影响较小，但在高精度系统中仍需关注。
2025-03-11 20:21:09
733
原创 50天精通硬件设计第44天- 实战晶振的位置改如何摆放
从PCB布局可以看出，12MHZ的晶体正好布置在了PCB边缘，当产品放置与辐射发射的测试环境中时，被测产品的高速器件与实验室中参考接地会形成一定的容性耦合，产生寄生电容，导致出现共模辐射，寄生电容越大，共模辐射越强；图中可以看出，当晶振布置在PCB中间，或离PUB边缘较远时，由于PCB中工作地（GND）平面的存在，使大部分的电场控制在晶振与工作地之间，即在PCB内部，分布到参考接地板去的电场大大减小，导致辐射发射就降低了。经过修改后的测试结果频谱图如下，从图可以看出，辐射发射有了明显改善。
2025-03-07 19:15:00
178
原创 抑制MOSFET振铃现象与过冲的设计技巧！
在功率电子电路设计中，振铃现象是工程师们常见但又难以回避的问题，尤其在MOSFET开关过程中，振铃可能导致电路噪声、EMI等问题，甚至使元器件失效。本文将深入探讨如何通过RC Snubber电路有效抑制MOSFET DS端的过冲及振铃现象，帮助工程师们在设计中提升电路的稳定性和可靠性。什么是RC Snubber 电路？
2025-03-07 18:30:00
1252
1
原创 晶振设计指南
很多设计者都知道晶体振荡器都是基于皮尔斯振荡器，但不是所有人都知道具体是如何工作的，只有一部分人能掌握具体如何设计。在实践中，对振荡器设计的关注有限，直到发现它不能正常运行（通常是在最终产品已经在生产时），这会导致项目延迟。振荡器必须在设计阶段，即在转向制造之前，得到适当的关注，以避免产品在应用中失败的噩梦场景。本文介绍了皮尔斯振荡器的基础知识，并为其设计提供了指导方针。
2025-03-01 07:32:59
1194
原创 50天精通硬件设计第42天-案例光耦使用错误与解决方案
安全性是首要考量，而电气隔离则是保障安全的关键环节。光耦（Optocoupler）作为实现电气隔离的核心元件，其设计的合理性直接关系到设备的稳定性和安全性。本文通过某医疗影像设备的失效案例，深入剖析光耦电路设计中的常见误区，并提出相应的解决方案，旨在帮助设计人员避免类似问题，提高医疗器械的安全性和可靠性。
2025-03-01 07:19:02
98
1
原创 斩波放大器
双极性放大器的失调电压为25 μV，漂移为0.1 μV/ºC。斩波放大器尽管存在一些不利影 响，但可提供低于5 μV的失调电压，而且不会出现明显的失调漂移， 以下图1给出了基本的斩波放大器电路图。当开关处于“Z”(自稳零)位时，电容C2和C3将分 别充电至放大器输入和输出失调电压。当开关处于“S”(采样)位时，VIN 通过R1、R2、C2、 放大器、C3和R3构成的路径连接至VOUT。
2025-02-27 20:20:17
408
原创 运算放大器噪声
对于特定放大器，电压噪声和电流噪声的1/f转折频率并不一定相同，有的电流反馈 运算放大器可能具有三个1/f转折频率：一个针对其电压噪声，另一个针对其反相输入电 流噪声，还一个则针对其同相输入电流噪声。在无源阻抗条件下，电压噪声是主要噪声源，如下面图4所示(左边一栏)。讨论运算放大器电流噪声之前，必须明白实际的运算放大器电路需要使用外部电阻，而 所有电阻均具有大小为√(4kTBR)的约翰逊噪声，其中k表示波尔兹曼常数(1.38×10–23J/K)， T表示绝对温度，B表示带宽，而R表示电阻。
2025-02-27 20:13:11
867
原创 50天精通硬件设计第41天-基于FPGA的光端机电路设计（1）
实际开发中需结合具体应用场景（如传输速率、距离）调整参数，并优先验证关键模块的兼容性。光纤输入 → 光接收模块（如PIN-TIA） → 限幅放大器 → FPGA（时钟恢复/解码） → 电信号输出。电信号输入 → FPGA（编码/成帧） → 激光驱动器 → 光发射模块（如SFP+） → 光纤传输。FPGA核心电压（如1.0V）与I/O电压（如1.8V/2.5V）。：驱动激光二极管（LD），需支持高速调制（如10Gbps）。差分对走线（如LVDS），控制阻抗匹配（典型100Ω）。
2025-02-26 07:00:00
1320
原创 五十天精通硬件设计第40天-硬件测试流程
对于复杂系统，建议分模块测试（如电源、数字、模拟部分独立验证），再逐步集成。制定测试计划，包括测试项、测试方法、工具需求（如示波器、万用表、信号发生器、负载仪等）。：硬件设计规格书（Specification）、原理图、PCB布局、BOM表。明确测试目标（如功能验证、性能指标、EMC/EMI测试、环境可靠性等）。测试工具：电源、示波器、逻辑分析仪、信号发生器、电子负载、温度箱等。关键信号（如时钟、高速数据线）的波形质量（上升时间、过冲、抖动）。通信协议测试（如I2C、SPI、UART）的时序和逻辑分析。
2025-02-25 19:00:00
303
原创 五十天精通硬件设计第39天-信号发生器的原理及使用
信号发生器（Signal Generator）是一种电子测试仪器，用于产生各种频率、波形和幅度的电信号，广泛应用于电子电路测试、通信系统调试、科研实验等领域。（如DDS技术）：利用数字信号处理（DSP）和数模转换器（DAC）生成波形。，通过不同的电路设计生成不同类型的信号（如正弦波、方波、三角波等）。（如DDS技术）：通过数字方式生成波形（常见于函数发生器和任意波形发生器）。：调整输出电压（如1 Vpp），注意匹配负载阻抗（通常50Ω或高阻）。：对信号进行调幅（AM）、调频（FM）、调相（PM）等调制。
2025-02-25 18:45:00
142
原创 五十天精通硬件设计第38天-频谱仪的原理及使用
掌握频谱仪的使用需结合理论与实践。对于复杂信号（如5G NR、WiFi 6），可结合矢量信号分析（VSA）软件进行调制深度、误差矢量幅度（EVM）等深度分析。频谱仪（Spectrum Analyzer）是一种用于分析信号频率成分的仪器，能够测量信号在频域中的幅度分布，广泛应用于通信、射频工程、电磁兼容（EMI）测试等领域。调节中心频率（Center Frequency）、扫宽（Span）、参考电平（Ref Level）。包括中频滤波器、检波器（峰值、平均值、准峰值等）、视频滤波器（VBW）。
2025-02-25 04:15:00
94
原创 五十天精通硬件设计第37天-示波器的原理及使用
示波器（Oscilloscope）是一种用于观测电信号随时间变化的电子测量仪器，能够直观显示电压波形、频率、相位等参数，是电子电路调试、信号分析的核心工具。首次使用或更换探头时，需用示波器的校准信号（方波输出）调整探头补偿电容，避免波形畸变。：自动设置（Auto Scale）、测量（Measure）、存储/调用波形等。：每秒采集信号的次数，需满足奈奎斯特定理（采样率 > 信号最高频率的2倍）。：使用10:1衰减探头时，需在示波器设置中选择探头衰减比（如10×）。
2025-02-24 20:00:00
421
PCIE2.0规范，英文原版
2023-04-05
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人