DSP
feixiaku
这个作者很懒,什么都没留下…
展开
-
TI C6000系列DSP的片内总线架构、存储系统和外设
本文主要介绍TI C6000系列的DSP的内部总线架构、存储系统和各种外设(如EDMA3和PRU等),特别是片内的程序数据RAM和Cache系统,以及外设的EDMA控制器,Video port,McBSP,McASP以及SRIO接口等。片内总线带宽图1. C6000的片内总线宽度C62x: 两个32-bit的加载和存储总线;C67x: 两个64-Bit加载,32-b转载 2013-03-01 09:22:50 · 3337 阅读 · 0 评论 -
多核DSP C6678 SRIO借口调试笔记
设计的板子到了SRIO调试阶段了,在板子上,一片V6和两片6678通过4XSRIO互联,中间没有Switch,总算搞定了相互之间的通信。 首先,感谢Ti论坛提供的SRIO程序范例,但是其硬件平台是EVM板,更多的只能用于loopback测试,但是可以在其基础上修改。1.初始化DSP的SRIO,主要是对SerDes进行配置,然后是Lane和Speed的配置,最后需要等待转载 2013-03-01 22:21:51 · 13050 阅读 · 3 评论 -
关于多核DSP C6678共享存储器问题的理解
MSMC默认配置为L2,根据用户需要能配置成L3。由于配置为L3只是做了地址映射,所以物理上的访问时间应该还是一个数量级的,相差不大。这里的L2 和L3的区别应该是指L2只能被L1D和L1P Cache, L3能被L2、L1D和L1P Cache。一般来说,默认使用L2的配置。用户根据自己的应用来决定是否配置为L3。最常见的需要设置MSMC为L3的场景为:需要MSMC内存为 non-cacheab转载 2013-03-01 22:22:31 · 11743 阅读 · 2 评论 -
多核DSP C6678下CCS5.2 环境下分析L1P,L1D,L2 cache的方法
1.ccs5.2---Tools下的Prolife工具中,提供了L2,L1D的分析2.对于L1 P \ccsv5\tools\compiler\c6000\doc下面的spru187t,里面有cache layout tools的介绍,这个可以对L1P cache 进行优化,也可以选择cycle approximate simulator, profile tools 有L1P转载 2013-03-01 22:16:55 · 6033 阅读 · 1 评论 -
从CCS中读出的文件转变为纯数据文件
通过save data的方式可以将数据从DSP板的内存中将数据读出存储到一个文件中,此时该文件中的内容是对内存中的数据添加了一定格式的,格式见“yuv图像文件到CCS中DAT文件的转换 ”,下面的程序完成取出ccs添加的格式,留下纯数据,并将之存储到一个新的文件中。 /* 将CCS中.dat格式的数据文件去掉其附加格式,变为纯数据*/#include #in转载 2013-04-26 17:56:55 · 2650 阅读 · 0 评论 -
TCONF之寻幽探秘
Tconf scriptl 用于静态配置DSP/BIOS的对象,tconf是一门解释执行的语言,script是tconf语言写的代码文件l 可以使用TEXT编辑工具和GTONF进行创建,各有优缺点文本编辑工具:提供全部的脚本语法功能,可以进行脚本文件的嵌套,支持其他操作系统,但门槛比较高,需要学习Tconf script syntax转载 2013-04-26 18:03:25 · 1198 阅读 · 0 评论 -
OpenCV移植到DSP上
EMCV全称为Embedded Computer Vision Library,是一个可在TI DM64x系列DSP上运行的计算机视觉库。EMCV提供了跟OpenCV完全一致的函数接口,通过EMCV,你可以轻松的将你的OpenCV算法移植到 DSP,甚至不用改一行代码。 目前EMCV已经支持IplImage, CvMat,CvSeq等基本数据结构,可使用cvCreateImage等创建和释放图转载 2013-06-11 16:45:53 · 17165 阅读 · 0 评论