FPGA
文章平均质量分 79
fengdawei2014
依旧年轻,激情犹在,专注!沉淀!
展开
-
FPGA 使用verilog 编写的AD tlc549 测试程序,数码管做显示,本程序已验证
/* **author : fengdawei **data : 2014/10/6 **description : 模块number_mod_module U5、smg_encoder_module U6、smg_scan_module U7、 row_scan_module U1、column_scan_module U2参照黑金数码管显示代码,用于显示 AD转换后原创 2014-10-06 19:24:13 · 4183 阅读 · 1 评论 -
FIFO使用方法(ALTERA)
本文引用自Suinchang《关于ALTERA提供的FIFO核使用原理》 ALTERA提供了LPM_FIFO参数宏模块,可以在代码中例化使用。 FIFO有两种工作模式:(1)SCFIFO,(2)DCFIFO 其中SCFIFO指读写用一个时钟进行同步,可以支持同时读写的功能。 其中DCFIFO指读写使用不同的时钟进行同步,这在设计多时钟系统中相当有用,可用于不同时转载 2014-10-09 21:20:20 · 992 阅读 · 0 评论