计算机组成原理存储器实验

MIPS Regfile

在这里插入图片描述

MIPS RAM

对输入进行分类,并且对每8位进行选择
在这里插入图片描述
每个字段的写入信号
在这里插入图片描述
dt0~3为每8位的输出
在这里插入图片描述
对输出进行选择
在这里插入图片描述

cache(全相联)

首先将字节地址分位,低2位做偏移地址。
在这里插入图片描述
每一行cache槽的设计,使用三态门将所有的数据都输出到总线上,后续只需要复制另外7个cache槽即可,注意名称数字依次增加。
在这里插入图片描述
在这里插入图片描述
判断是否有命中
在这里插入图片描述
判断行是否已经满了
在这里插入图片描述
使用最近最不经常使用算法进行行淘汰,淘汰算法为二路归并。
在这里插入图片描述
根据有空行和行满淘汰两种情况进行写入
在这里插入图片描述
最后将总线上的数据根据偏移地址进行输出
在这里插入图片描述

一. 实验目的 1. 了解存储器的组成结构,原理读写控制方法 2. 了解主存储器工作过程中各信号的时序关系 3. 了解挂总线的逻辑器件的特征 4. 了解掌握总线传送的逻辑现方法 二. 实验原理 1.基本操作:读写操作 读操作是从指定的存储单元读取信息的过程;写操作是将信息写入存储器指定的存储单元的过程 2.读写操作过程 首先要由地址总线给出地址信号,选择要进行读写操作的存储单元,然后,做写操作时,先从数据总线输入要存储在该单元的数据,通过控制总线发出相应的写使能写控制信号,这时,数据保存在该单元中;做读操作时,只要通过总线发出相应的读控制信号。该数据就出现在总线上了 3. 总线传送 计算机的工作过程,际上也就是信息的传送处理过程,而信息的传送在计算机里面频度极高,采用总线传送必不可少,它可减少传输线路、节省器件、提高传送能力可靠性。总线传送器件中大量使用的是三态门。三态门(ST门)主要用在应用于多个门输出共享数据总线,为避免多个门输出同时占用数据总线,这些门的使能信号(EN)中只允许有一个为有效电平(如低电平),由于三态门的输出是推拉式的低阻输出,且不需接上拉(负载)电阻,所以开关速度比OC门快,常用三态门作为输出缓冲器。其中74LS244是专用做挂总线用的三态门器件之一。
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值