目录 MIPS RegfileMIPS RAMcache(全相联) MIPS Regfile MIPS RAM 对输入进行分类,并且对每8位进行选择 每个字段的写入信号 dt0~3为每8位的输出 对输出进行选择 cache(全相联) 首先将字节地址分位,低2位做偏移地址。 每一行cache槽的设计,使用三态门将所有的数据都输出到总线上,后续只需要复制另外7个cache槽即可,注意名称数字依次增加。 判断是否有命中 判断行是否已经满了 使用最近最不经常使用算法进行行淘汰,淘汰算法为二路归并。 根据有空行和行满淘汰两种情况进行写入 最后将总线上的数据根据偏移地址进行输出