![](https://img-blog.csdnimg.cn/20201014180756925.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
SystemVerilog
文章平均质量分 65
fhtfht4
IC
展开
-
timescale对延迟的影响
目录前言一、#0.51.1ns/1ns2.1ns/1ps3.1ns/1fs二、#0.491.1ns/1ns2.1ns/1ps3.1ns/1fs三、#0.49991.1ns/1ns2.1ns/1ps3.1ns/1fs四、#0.49999991.1ns/1ns2.1ns/1ps3.1ns/1fs前言timescale是Verilog HDL 中的一种时间尺度预编译指令,它用来定义模块的仿真 时的时间单位和时间精度。格式如下:`tim原创 2021-05-20 20:17:17 · 392 阅读 · 0 评论 -
function调用task
目录一、简介1.task通常的特征2.function通常的特征二、function调用task1.task不消耗仿真时间2.task消耗仿真时间一、简介1.task通常的特征在task结束前使用return返回 通过引用、值、名称和位置传递参数值 存在默认的参数值 默认的参数方向是input 默认的参数类型是logic 静态task为所有task调用共享相同的存储空间 动态task为每个task调用分配唯一的堆叠存储空间 task没有返回值,但是可以.原创 2021-05-16 18:22:32 · 1208 阅读 · 0 评论 -
typedef:定义一个类型
目录一、通常的定义类型二、定义数组或者队列类型1.定义2.用处uvm_config_db一、通常的定义类型typedef int WIDTH_TYPE; //定义一个新类型WIDTH_TYPE,这个类型本质上是inttypedef proxy_class#(driver, "driver") proxy; //定义了一个新类型proxy,本质上是proxy_class#(driver, "driver")二、定义数组或...原创 2021-05-11 16:32:45 · 385 阅读 · 0 评论