目录 前言 一、#0.5 1.1ns/1ns 2.1ns/1ps 3.1ns/1fs 二、#0.49 1.1ns/1ns 2.1ns/1ps 3.1ns/1fs 三、#0.4999 1.1ns/1ns 2.1ns/1ps 3.1ns/1fs 四、#0.4999999 1.1ns/1ns 2.1ns/1ps 3.1ns/1fs 前言 timescale是Verilog HDL 中的一种时间尺度预编译指令,它用来定义模块的仿真 时的时间单位和时间精度。格式如下: