SMMU架构手册之中断和通知

        event被记录到event队列,PRI请求和全局error有相关中断来允许异步通知给PE。

        实现可能支持MSI中断,该中断以32位数据写一个配置值到配置寄存器中,在GICv3系统中,为GITS_TRANSLATER或GICD_SETSPI_NSR寄存器。当SMMU_S_IDR1.SECURE_IMPL=1时,ARM希望安全event产生的notification在系统中使用GICD_SETSPI_SR寄存器来设置安全SPI。

        实现必须支持一个,或选择性两个都支持,线中断和MSI。是否一个实现支持MSI由SMMU_IDR0.MSI和SMMU_S_IDR0.MSI决定。一个实现可能支持边沿触发的线中断。支持线中断的发现时实现定义的。

        支持两个安全状态的实现,即SMMU_S_IDR1.SECURE_IMP=1,可能为一个安全状态实现MSI。ARM建议在不支持非安全MSI时,也不支持安全MSI。

        在新信息被看到之前,不允许新信息的中断通知被看见。这使用于MSI和线中断,当:

(1)全局error条件发起。对全局error寄存器GERROR可见如果中断可见;

(2)新entry被写入到输出队列。如果中断可见,新的entry必须可见来读取队列index寄存器;

(3)CMD_SYNC完成。如果中断可见,CMD_SYNC的徐奥好必须可见来读取队列index寄存器;

        每个MSI可独立的配置内存类型和shareability。这使得将设备MSI目标寄存器放到正常内存中变成可能。SMMU_IDR0.COHACC域表明SMMU和系统是否支持一致性访问,包括MSI写。

NOTE: PE也可以轮询地址,比如在ARMv8-A PE。在这个例子中,PE和由共享CACHE访问的SMMU可以在没有线信号时完成相同的行为WFE唤醒event通知,使用MSI在共享内存位置。

NOTE: 若MSI写的目的时另一个设备的寄存器,ARM建议它被配置为Device-nGnRnE或Device-nGnRE属性。

        SMMU由于错误的配置而不输出非连续的属性。当Device或Normal Inner Non-cacheable Outer Non-cacheable被配置时Outer Shareablity被使用。

        由安全源产生的MSI由安全访问发起,NS=0。由非安全源产生的MSI由非安全访问发起,NS=1。除了中断的内存类型,可共享性和NS属性,MSI写其他属性都是定义实现的。

        GICv3 ITS使用DeviceID来区分中断源。为支持它,SMMU做如下:

(1)传递传入的client设备事务的streamID。以系统相关的方式产生DeviceID;

(2)产生一个独一无二的DeviceID,这不会与以及产生的重叠。与其他的MSI产生方式,这将静态的以系统定义的方式设置。

        SMMU MSI被几个单独的寄存器状态被配置。MSI目的地址,数据负载,shareability,内存类型,组成MSI写。

        边沿中断可以在系统中断控制器中聚合。SMMU可以聚合event和相同的中断,之发送最新的中断,但聚合不能明显延迟通知。这也应用于MSI和边沿的线中断。

        当MSI不支持时,中断配置域中配置MSI地址和数据的不再用。仅中断使能域被使用。

1. MSI同步

        SMMU保证之前的MSI写在下列同步点完成:

(1)对于寄存器位基础的MSI配置,通过SMMU_S_IRQ_CTRL禁用MSI;

(2)CMD_SYNC保证MSI的完成,这些MSI来源于之前来自于相同command队列的CMD_SYNC的完成;

        MSI的完成保证了MSI的写对shareability domain可见,或者如果abort返回,保证在GERROR中SMMU_S_GERROR.MSI_*ABT_ERR标志可见。

NOTE: 以abort中止的MSI的完成设置GERROR标志但不能保证后续的由标志的设置所引起的GERROR中断的完成。

        这两个同步点对相关中断源定义了一个时间点t。若MSI在这个点之前发生,它们在这个点之前不可见。

        对于寄存器为基础的MSI配置,在MSI使能后被触发的MSI将使用新的配置。

2. 中断源

        SMMU有下列中断源。依赖实现,每个输入中断源发出一个对中断源唯一的线中断或MSI中断,或者两者都实现。

source触发原因NOTE
Event queueEvent列队转换从空到非空
安全Event queue
PRI队列PRI队列中断条件
命令队列CMD_SYNC同步完成,保证中断的选项存在命令中的MSI配置(目的,数据)
安全命令队列CMD_SYNC
GERROR在SMMU_GERROR寄存器中全局ERROR的激活
S_GERROR在SMMU_S_GERROR寄存器中安全全局ERROR的激活

        如果存在,可以通过SMMU_IRQ_CTRL和SMMU_S_IRQ_CTRL来单独使能每个中断源。如果实现可使能,可以发送一个pulse给唯一的线中断输出。如果使能,MSI支持时发送MSI,若中断源的MSI配置通过ADDR值使能MSI的发送。

        这允许实现支持同时使用MSI和线中断。比如,安全编程接口使用线中断(中断源可以使能,但MSI ADDR=0禁用MSI)和非安全编程接口使用MSI(中断源使能且包含MSI地址和数据配置)。

        造成一个中断触发的条件为短暂的event和有效边沿触发的中断输出。没有设备来复位中断源的pending状态。

        当实现支持RAS特性时,其他的中断需要存在。这些中断的操作,配置和发起不会对上述所列的中断没有效果。后面章节再介绍RAS特性。

  • 1
    点赞
  • 1
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
# 学习对象在全民造车、造芯的大时代,在努力去解决卡脖子的时代,ASIC硬件、SOC底层软件、Linux Kernel等操作系统软件(内核/驱动)、软硬件方面的系统架构师等的岗位需求也越来越明显,社会一直都是非常缺人的,缺的是核心的那一小撮、领头的那一小撮,社会所缺的更是能够软硬件融合的那一小撮人……总之,要想在这个时代,站稳自己的脚跟,能够在大公司或行业上拥有一席之地,就必需深入学习底层技术原理,核心技术才是您的看家本领。本课程设计之初,主要针对SOC底层软件开发的者、系统开发者,或者励志成为这样的人。既适合资深/高级工程师来查缺补漏,又适合初级工程师入门。(理论上该课程和ASIC硬件电路设计无关,该课程偏软件,但事实购买该课程的做ASIC的同学已然超过了15%)适用人群1、芯片开发者(包括底层软件、或做ASIC硬件的)。不限行业,例如车、云、物联网、移动端等领域;2、汽车行业开发者(主机厂、tier1、SOC厂家、各级供应商);3、嵌入式开发者、kernel开发者、驱动、软件工程师;4、学生。既适合学生从入门到精通,也适合资深工程师查缺补漏;您的收益:1、全体系的掌握ARMv8/ARMv9的核心知识点(ARM基础、异常中断GIC、MMU/Cache、architecture...);2、掌握ARM架构、掌握SOC架构、掌握常规IP(gic、smmu、timer、AXI/ACE/CHI、TZC400...);3、快速熟悉常规系统软件(bootrom、spl、ATF、TEE、bootloader、kernel...), Secureboot安全启动...4、技术水平提升N个level, 掌握快速的学习方法;# 学习什么在ARM蓬勃发展的年代,不仅仅涉及到物联网IOT、移动领域(如手机)、汽车电子领域,现在还涉及到PC、服务器的,简直就是各行各业。ARMv8出来已经有10年了,ARMv9也2年时间了。在技术不断更新迭代的背景下,此时再去学习十五年前的ARMv7、二十年前的ARMv5/v6显然不是明智的选择。本课程主要基于当前最新的架构,ARMv8的aarch64和ARMv9,如涉及具体的ARM Core IP主要还是以最新的ARM Core IP为主,软件架构也是以当前最主流的/未来所趋势的架构来讲解。以下也给大家列举初了一个ARM产品的timeline的总结(在本课程中有着大量的这种总结),从这张图中,您是可以清晰的看到本课程拥有独具一格的风格、拥有全网最新(且唯一)的资料总结或学习路线。# 本课程大纲和规划(课程持续更新中,课程总量统计:2022/10/02  当前是 61节课, 22小时)第一章:主要是快速学习: ARM简介、指令集、寄存器总结等。第二章:本系列视频的一大亮点,系统全面地讲解了arm异常中断gic等相关的软硬件知识,本人一直在倡导“学arm安全其实就是学arm架构,学arm架构其实就是学习arm的异常和中断”,异常中断是领着你进入架构的入门,是让你变成系统软硬件架构师的必走之路。第三章:安全专题,这也是本视频最核心的东西。因为你无论买书还是看博客等,你都很难找到讲解安全的教程,这里就是有和无的区别。本人系统的整理的安全的知识,带领你快速入门。第四章:mmu专题,透过事务看本质的讲解,白话式的演讲。在所有模块中,mmu也算是相对较简单模块。相信人人听得懂,人人学得会。第五章:cache专题,一切追求实事求是,不人云亦云,一切知识点都有迹可循,推翻了网络的很多观念。在众多模块中,cache算是一个比较难的模块。了解了cache后,才能算真正了解系统的软硬件架构。第六章:虚拟化,本人不擅长,会啥就随便讲点啥。(以后学会了再来补)第七章:architecture,就是零散和零碎的系统架构知识,如exclusive、arch timer、reset、系统启动、SOC设计、AMBA/AXI/ACE、DSU、WFE/WFI这样的。第八章: 新增的ARMv9 CCA/RME安全架构专题第九章:主要放置一些直播课。# 课程收益1、知道我学习什么,我要怎么去学习,从此之后有了一个明确的学习路线。2、认识一些共同目标的人,相互讨论问题,共同进步。勤学、共学、助学。3、ARM不再神秘,SOC不在神秘,让您短期内就能cover住全局4、熟悉ARM Architecture架构知识5、熟悉SOC架构知识6、熟悉主流的系统软件框架7、熟悉各项硬件原理和机制,如异常中断、MMU、cache、TLB、VMSA、Trustzone6、深入了解当前的系统架构、软硬件架构,能够看懂这些大家,将来也能够自己设计。7、熟悉系统的启动流程、Secureboot等8、熟悉各类标准和规范9、能够进入芯片厂商干活、能够在非芯片产生成为技术担当。10、学习资料的获取方法,会看11500多页的ARM手册,会看数以百计的ARM各项参考手册。 本课程会持续更新。也希望通过本课程的学习,能够让大家的ARMv8/ARMv9开发技术能有质的飞越,能找到自己心仪的工作。在购买之前,也建议大家看一看第一章第一节的课程介绍。

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值