一般地，公司开发规范里面都会定义verilog的.v编辑时候的开始是4个空格。那么ue64位应该这样设置：
高级–设置–编辑器–自动换行/制表符设置–然后勾选“用空格代替制表符”，制表站值 "4"，缩进空格 "4";如下图所示：
扫一扫
评论
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
查看更多评论
添加红包
一般地，公司开发规范里面都会定义verilog的.v编辑时候的开始是4个空格。那么ue64位应该这样设置：
高级–设置–编辑器–自动换行/制表符设置–然后勾选“用空格代替制表符”，制表站值 "4"，缩进空格 "4";如下图所示：
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
