- 博客(14)
- 收藏
- 关注
RSS订阅原创 基于FPGA的实时JPEG编码器
基于FPGA的实时JPEG编码器1 概述JPEG，英文全称Joint Photographic Experts Group，即ISO和IEC联合图像专家组。这个专家组负责制定了静态图像压缩标准，即JPEG标准。常用的JPEG压缩是有损压缩，但这个损失的部分是人的视觉不容易察觉到的部分，它充分利用了人眼对计算机色彩中的高频信息部分不敏感的特点，来压缩图像的原始信息。同时，图像本身也存在很大的信息冗余，数据之间存在着很大的相关性，因此可以利用这种信息相关性，进一步压缩图像数据。...
2021-03-13 17:07:51
2856
2
原创 PCIe连载（二）PCIe总线架构和层次结构
1 PCI Express总线架构如果将计算机比作人的话，CPU就是人的大脑，而PCIe就是人的神经中枢，负责内部数据信息的传输。下图是PCIe总线结构。处理器系统首先使用一个虚拟的PCI桥分离处理器系统的存储器域与PCI总线域。FSB总线下的所有外部设备都属于PCI总线域。RC由两个FSB-to-PCIe桥和存储器控制器组成。这两个FSB-to-PCIe桥分别推...
2019-09-07 16:34:41
1977
原创 PCIe连载（一）PCI总线的发展史
了解PCI Express，我们先回顾一下PCI总线的发展史。PCI，英文全称：Peripheral Component Interconnect，外围组件互联，由Intel于1991年提出。随着Intel Pentium处理器诞生而迅速发展，当时几乎所有的外围设备，从硬盘控制器、声卡、显卡和网卡，都使用PCI插槽来连接到计算机的主板上。PCI总线是并行、同步、数据地址复用总线。32bit...
2019-08-24 13:32:22
2611
原创 Xilinx MIG IP核配置及仿真
DDR对于做项目来说，是必不可少的。一般用于数据缓存和平滑带宽。之前介绍了Altera DDR IP核的使用及仿真，今天再介绍下Xilinx DDR控制器MIG IP核的例化及仿真。FPGA芯片：XC7K325T（KC705）开发工具：Vivado 2014.41 IP Catalog中搜索MIG，点击相应IP进入如下配置界面。（1）DDR控制器的个数，根据你的实际需求...
2019-08-15 13:45:28
7665
1
原创 Altera DDR3 IP核配置及仿真
DDR作为常用IP，一般用于数据缓存，平滑带宽。本文以Altera DDR3 IP核为例，讲述其IP核配置、仿真及需要注意的时序要求，欢迎各位探讨、研究、拍砖。FPGA器件型号：Cyclone5DDR型号 ：MICRON MT41K256M16HAQuartus版本 ：Quartus Prime 16.1 Standard Edition1 IP核配置（1...
2019-07-21 16:11:43
7383
4
原创 双边滤波原理之Matlab实现
在《高斯滤波之FPGA实现》一文中，讲述了高斯滤波的原理。高斯滤波，是对整幅图像进行加权平均，认为越靠近的点关系越密切，越远离的点关系越疏远。这个假设在图像的边缘处变得不成立。如果在边缘处也用这种思路来进行滤波的话，即认为相邻相近，则得到的结果必然会模糊掉边缘，这是不合理的。这就涉及到另外一种滤波算法，双边滤波。双边滤波：Bilateral Filter，属于非线性滤波。它同时考虑了空间邻近度...
2019-06-23 16:06:07
2239
原创 高斯滤波之FPGA实现
1 基本概念滤波，即强调图像中的某些特征，或者去除图像中不需要的信息。例如：图像去燥、图像增强、边缘检测等。滤波是一个邻域操作算子。通常，邻域选择3x3，5x5等，这些3x3或者5x5的邻域，称作滤波器，掩模或核。利用给定像素邻域内的像素值与掩模做卷积，从而决定该像素的最终输出值。介绍高斯滤波之前，先从均值滤波说起。均值滤波，即用掩模确定的领域内像素的平均灰度值代替原像素值。但...
2019-06-23 15:42:43
2631
原创 直方图均衡化原理之FPGA实现
1 图像直方图概念图像直方图用来反映一副图像的像素分布。其中，横坐标表示图像像素的灰度级，纵坐标表示每个灰度级对应的像素总数或占所有像素个数的百分比。例如：灰度级为[0~255]的数字图像直方图，定义：h（rk）= nk其中，rk是第k个灰度级（k = 0~255），nk是该灰度级的个数。若以每个灰度级的个数nk去除以图像像素总数n，则得到归一化的直方图，定义：P（rk...
2019-06-23 15:36:41
3085
原创 SPI协议原理简介
1 SPI概述SPI：Serial Peripheral Interface，串行外围设备接口，是Motorola公司提出的一种高速、全双工、同步的通信总线。感官认识：下图是带SPI接口的实时时钟芯片DS1302封装图。下图是SPI主机和从机的连接图。引脚说明：SPI总线传输只需4根线：SCLK：serial clock，时钟线。MOSI：master o...
2019-05-13 12:55:48
2004
原创 IIC协议原理简介
1 IIC概述IIC总线是PHLIPS公司推出的一种双向、二线、同步、串行总线。感官认识：下图是带IIC接口的EEPROM封装图。引脚说明如下：下图是IIC总线系统的典型接法。IIC总线由一条双向数据线SDA和一条时钟线SCL组成。Master按IIC的通信协议时序，对Slave进行寻址和信息传输。IIC总线的数据传输速率有标准模式（100kbps）、快速模式（400...
2019-05-13 12:53:00
522
原创 Uart协议原理简介
1 概述Uart：Universal Asynchronous Receiver Transmitter，通用异步收发器，即通常我们所说的串口。如上图，是Uart硬件接口示意图。要实现基于FPGA的Uart通信，我们只需关注2个引脚：RXD（引脚2），TXD（引脚3）。RXD与其他串口线TXD相连，TXD与RXD相连，这样就实现了串口间通信。由于2根线可以同时收发数据，所以通信...
2019-05-13 12:45:56
892
原创 inout端口使用，一看即懂
inout端口引入：节省引脚资源。inout端口功能：数据线，既可以作为输入端口接收数据；也可以作为输出端口发出数据。图例：在FPGA中，通过三态门来控制inout端口，如下。使用：当z=0 时，数据走通路1，I输入，I/O输出，此时I/O口作为输出口；当z=1 时，通路1置为高阻态，数据走通路2，I/O输入，O输出，此时数据由外向内输入，这时的I/O口作为输入...
2019-04-28 12:15:54
5224
原创 阻塞与非阻塞赋值的区别，看完就理解了
阻塞赋值：前面语句执行完，才可执行下一条语句；即：前面语句的执行（b=a）阻塞了后面语句的执行（c=b）。即：always块内，2条语句顺序执行。always @(posedge i_clk)begin b = a; c = b;end注意：a的值赋给b，b的值赋给c，是在同一个时钟上升沿完成，如下图仿真结果。非阻塞赋值：alw...
2019-04-26 14:07:31
26276
9
原创 结缘FPGA
希望通过此公众号，给FPGA初学者一个指引，也能结识相关领域的更多大牛。笔者争取用最简洁、通俗的语言来解释每个技术问题和知识点，在繁多的参考资料中，抑或是冗长的技术文档中抽丝剥茧，提取出只对自己有用的信息。让学习事半功倍，知识清晰明了。每次开发新项目，都要先从技术文档学起。通信协议，算法原理，芯片手册，IP核技术文档等，少则几十页，多则上百页，当通读完，并提取出只对自己有用的信息时，往往几页就...
2019-04-25 12:42:07
233
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人