《计算机组成原理》笔记整理

第一章 计算机系统概论

1. 计算机的硬件：计算机中的电子电路和物理装置；
2. 计算机硬件的五大部分：运算器、控制器、存储器、输入设备和输出设备；
3. 计算机的软件：计算机运行所需的程序及相关的资料；
4. 软件系统：一台计算机中的全部程序的集合；
5. 计算机软件的分类（按功能划分）：应用软件和系统软件；
6. 系统软件：用于实现计算机系统的管理、调度、监视和服务等功能的软件；
7. 应用软件：用户为解决某种应用问题而编制的程序；

指令和数据的区分：指令和数据都存储在存储器中，用不同的时间段来划分，取指周期取出的为指令，执行周期取出的为数据。还可以由地址来源划分，有PC(程序计数器)所指的存储单元取出的是指令，由IR(指令寄存器)指令地址所指存储单元取出的是操作数。

机器指令：计算机能全部识别并执行的指令；

指令系统：计算机全部指令的集合；

英文代号解释：

CPU：Central Processing Unit，中央处理机（器），是计算机硬件的核心部件，主要由运算器和控制器组成；

PC：Program Counter，程序计数器，其功能是存放当前欲执行指令的地址，并可自动计数形成下一条指令地址；

IR：Instruction Register，指令寄存器，其功能是存放当前正在执行的指令。

CU：Control Unit，控制单元（部件），为控制器的核心部件，其功能是产生微操作命令序列。

ALU：Arithmetic Logic Unit，算术逻辑运算单元，为运算器的核心部件，其功能是进行算术、逻辑运算。

ACC：Accumulator，累加器，是运算器中既能存放运算前的操作数，又能存放运算结果的寄存器。

MQ：Multiplier-Quotient Register，乘商寄存器，乘法运算时存放乘数、除法时存放商的寄存器。

X：此字母没有专指的缩写含义，可以用作任一部件名，在此表示操作数寄存器，即运算器中工作寄存器之一，用来存放操作数；

MAR：Memory Address Register，存储器地址寄存器，在主存中用来存放欲访问的存储单元的地址。

MDR : Memory Data Register,存储器数据缓冲寄存器，在主存中用来存放从某单元读出、或者要写入某存储单元的数据。

I/O:Input/Output equipment,输入/输出设备，为输入设备和输出设备的总称，用于计算机内部和外界信息的转换和传送；

MIPS:Million Instruction Per Second,每秒执行百万条指令数，为计算机运算速度指标的一种计量单位。

CPI : Cycle Per Instruction,执行一条指令所需时钟的周期数，计算机运算速度指标计量单位之一；

FLOPS:Floating Point Operation Per Second,每秒浮点运算次数，计算机运算速度计量单位之一。

存储器：

MAR：地址寄存器；

MDR：数据寄存器；

运算器：

ALU：算术逻辑运算单元；

ACC：累加器；

MQ：乘商寄存器；

X：操作数寄存器；

控制寄存器：

PC：程序计数器；

IR：指令寄存器；

CU：控制单元。

第二章 计算机的发展及应用(略)

第三章 系统总线

计算机系统的五大部件之间的互连方式有两种：1、各部件之间使用单独的连线，称为分散连接；2、将各部件连接到一组公共信息传输线上，称为总线连接。

由于一开始分散连接都需要经过运算器，使CPU负载过大，严重影响CPU的正常使用（工作效率），后来改为存储器为中心采用DMA和中断技术，使CPU效率得到很大的提升。随着技术的进步人们的需求的逐渐扩大，需要的I/O设备日益增多，分散连接已无法满足，由此出现总线连接的方式。

总线连接：连接多个部件的信息传输线，是各部件共享的传输物质。

下面就是介绍总线连接。

1. 总线：是计算机系统中的各部件之间进行信息传输的公共通道；(即：多个部件共享传输部件)
2. 总线传输特点：某一时刻只能有一路信息在总线上传输，即：分时使用。
3. 三态驱动缓冲电路(总线部件大多配有，意义：减轻总线上的负载)：该电路的输出状态分为，高电平、低电平、高阻。
4. 总线按照传送信息分类：数据总线、地址总线、控制总线(用来发出各种控制信息的传输线注：单向传输)；
5. 总线的控制方法：1、总线控制逻辑基本集中在一起，称为集中式；2、总线控制逻辑分散在总线上各个部件的，称为分散式。
6. 系统总线的集中控制优先权仲裁的三种方式(总线判优控制：为解决多个部件同时申请总线时的使用权分配问题);

1、链式查询；(连接简单，易于扩充，对电路最敏感。)

注：BS(总线忙)1条、BR(总线请求)1条、BG(总线响应)1条

2、计数器查询；(优先级设置比较灵活，对故障不敏感，连线及控制部分过程比较复杂。)

注：计数器总线log2 N条、BR(总线请求)1条、BG(总线忙)1条

3、独立请求；(请求方式速度最快，但硬件用量大，连线多，故成本高。)

注：BS(总线忙)1条、BR(总线请求)N条、BG(总线响应)N条

1. RS-232串行传送的一帧为：1位起始位、5-8位数据位、0-1位校验位、1-2位终止位。起始位位低电平有效，终止位为高电平有效。
2. 信息传送的方式有：串行传送、并行传送、并串行传送、分时传送；
3. 常用的微机总线有：ISA总线、EISA总线、MCA总线、PCI总线。
4. 总线宽度：指数据总线的根数，用bit做单位；
5. 总线带宽：指总线在单位时间内可以传输的数据总量，相当于总线的数据传输率，等于总线工作频率与总线宽度(转换为字节)的乘积； （通常用每秒传输信息的字节数来衡量，单位可用：MBps(兆字节每秒)）
6. 总线复用：一条信号线上分时传送两种信号。（也就是说两种不同性质且不同时出现的信号分时使用同一组总线）
7. 总线的主设备：指一次总线传输期间，拥有总线控制权的设备；
8. 总线的从设备：指一次总线传输期间，配合主设备完成数据传输的设备，它只能被动接受主设备发来的命令；
9. 总线的传输周期： 指总线完成一次完整可靠的传输所需要的时间；
10. 总线的通信控制：指总线传送过程中双方的时间配合方式。
11. 同步通信和异步通信的区别；

同步通信，由统一的时钟控制，控制方式简单，灵活性差，当系统中的各部件工作速度差异大的时候，总线工作效率明显下降，适用于差别不大的场合；异步通信，指没有统一时钟控制的通信，部件之间采用应答方式进行联系，控制方式较同步方式，灵活性高，当系统中各部件工作速度差异大的时候，有利于提高总线工作效率。

1. 半同步通信。

半同步通信同时保留了同步通信和异步通信的特点：半同步通信既能像同步通信那样有统一时钟控制,又能像异步通信那样允许传输时间不一致，一次工作效率也介于两者之间。

1. 设置总线标准设置的原因：总线标准的设置主要解决不同厂家各类模块化产品的兼容问题；
2. plug and play:即插即用。EISA/PCI等具有此功能。

若想要提高总线的数据传输率，可提高总线的时钟频率，或减少总线周期中的时钟个数，或增加总线宽度。

注意：比特率和波特率的运算。

波特率是全部传送的信息，而比特率是有价值的数据位信息。

第四章 存储器

1. 存储单元：由若干个存储位组成 的一个存储字节或存储字；
2. 存储容量：存储器中存储二进制代码的总位数；
3. 存储器的分类

按照存储介质划分：1、半导体存储器；2、磁表面存储器；3、磁芯存储器；4、光盘存储器；

按照存取方式划分：1、随机存储器；2、只读存储器；3、串行访问存储器；

按照在计算机中的作用分类：就是常见的主存储器、辅助存储器、缓存存储器。

主存储器：随机存储器RAM(静态RAM和动态RAM)、只读存储器ROM(MROM/PROM/EPROM/EEPROM)；

辅存：磁盘、磁带、光盘。

缓存（Cache）.

1. 存储器的层次结构：寄存器、缓存、主存、磁盘、磁带。

存储器层级结构主要体现在缓存-主存和主存-辅存这两个存储上。

1. 主存储器相关算法。

存储容量=存储单元个数存储字长

存储容量(字节)=存储单元个数存储字长/8

存储周期=存储时间+恢复时间

1. RAM动态刷新：集中刷新、分散刷新、异步刷新；
2. 随机存取存储器分为：静态RAM和动态RAM;
3. 静态RAM电路：1、静态RAM基本单元电路；2、静态RAM芯片；3、静态RAM读/写时序。
4. 动态RAM电路：1、动态RAM的基本单元电路；2、动态RAM芯片；3、动态RAM时序；4、动态RAM的刷新
5. 动态RAM时序：1、读时序；2、写时序；
6. 动态RAM与静态RAM的比较

动态RAM的优势：

1、在同样大小的芯片中，，动态RAM的集成度远远高于静态RAM的集成度；

2、动态RAM减少了芯片的引脚，封装尺寸也相应的减少；

3、动态RAM的功耗比静态RAM要小；

4、动态RAM的价格比静态RAM的价格便宜；

动态RAM的缺点：

1、动态原件（电容），比静态RAM低；

2、动态RAM需要再生，故需配置再生电路，也需要消耗一部分的功率。

1. 随机存储器：可随机存取任一单元，存取时间基本固定，与存储单元地主无关的存储器；
2. 只读存储器(ROM)：存储器中的内容一旦写入就不能改变，只能读出的存储器；
3. EPROM：紫外线擦除、电写入的只读存储器；
4. EEPROM：电擦除、电写入的只读存储器；
5. 组成主存时使用ROM和RAM；(ROM和RAM的区别)

RAM是随机存储内存；ROM是只读内存。

1. 使用存储芯片组成存储器时，有3中方法：位扩展法、字扩展法、字位扩展法（既增加存储字的数量、又增加存储字长）
2. 程序访问的局限性是使用高速缓存Cache的依据；
3. Cache：为解决CPU与主存速度差距较大的问题，在CPU与主存之间插入的速度高、位价高、容量小的存储器。
4. 采用Cache的目的：提高CPU访问主存的速度，不能扩大主存的容量；
5. Cache访问的命中：要访问的内存单元在Cache中，Cache的全部功能由硬件实现；
6. Cache的地址映射方法：直接、全相连、组相连；
7. Cache的替换算法：FIFO（先进先出）算法；LRU（近期最少使用）算法 、随机法；
8. Cache的写策略：写回发、写直达法。（写直达法的一致性更好）；
9. 统一缓存：指令和数据都放在同一个缓存内的高速缓冲存储器；
10. 分立缓存：指令和数据放在独立的两个高速缓冲存储器中；
11. 三级存储系统：Cache、主存和辅存；
12. 一个存储单元有许多单个存储二进制位的存储元构成，存储字长：一个存储单元存储的二进制位个数；一个存储单元可包含1或者多个字节；
13. 磁盘存储器的平均存取时间是平均找道时间加上平均等待时间；
14. CPU只能直接访问主存而不能直接访问外存。

有人疑惑主存、外存的区别简单给个地址去了解下：

https://blog.csdn.net/not_repeat/article/details/51570681

1. 光盘不能采用随机存储方式来访问；

第五章 输入输出系统

1. I/O接口：主机与I/O设备之间设置的一个硬件电路及相应的软件控制；
2. 输入设备：把现实的信息形式变换为计算机能接受并识别信息形式的设备；
3. 输出设备：将计算机处理过的二进制代码信息，转换为人们能识别信息形式的设备；
4. I/O端口的统一编制方式：将I/O端口地址看作是内存单元地址的一部分。特点：I/O地址占用了存储空间，减少了主存的容量，访问I/O使用访问主存的专用指令；
5. I/O端口的不统一（即独立）编制方式：I/O端口地址与内存单元的地址是分开的，有各自独立的存储空间。特点：不影响主存容量，访问I/O时使用专用指令；
6. I/O的控制方式有：程序查询方式、程序中断方式、直接存储器存取方式(DMA);
7. I/O设备与主机采用程序查询方式交换信息，CPU与设备处于串行工作状态；程序中断方式，CPU与设备并行工作；
8. 中断：计算机在执行程序的过程中，当出现异常情况或特殊情况时，计算机停止现行程序的运行，转向对这些异常或特殊请求的处理，处理结束后，再返回到现行程序的间断处继续执行源程序，这个过程就叫做中断；
9. 中断识别的方法有：程序查询法、硬件查询法、独立请求法；
10. I/O设备的中断传输方式可以做到实时响应，但大批量传输数据时，中断次数过于频繁，效率受到影响；
11. DMAC与CPU同时访问主存所引起主存使用权冲突的处理方法有：停止CPU使用主存法、DMAC与CPU交替使用主存法、周期挪用发；
12. 在采用DMA方式的I/O系统中，其基本思想主要是主存与外存设备之间建立直接的数据通道；

第六章 计算机的运算方法

1. 浮点数的位数采用补码的时候，其符号位与第一数位不同的为规格化数；
2. 两补码相加，采用一位符号位，若最高位进位或次高位进位异或结果为1的时候，表示结果溢出。采用双符号位，则结果的双符号位不同时，表示结果溢出；
3. 浮点数由阶码和尾数组成，阶码一般用补码、移码表示，尾数一般用原码、补码表示；
4. 规格化补码的规定：

IEEE754的阶码为8为的移码，尾数为原码；

1. 机器字长：CPU一次能处理数据的位数，通常与CPU的寄存器位数有关；
2. 机器字长直接影响加法器位数、数据总线宽度和存储字长，一般加法器位数、数据总线宽度和存储字长与机器字长一致；
3. 74LS181是片内先行进位的4位ALU电路，其4位进位是同时产生的。多片74LS181级连，进行组内并行、组间串行；即组内先行进位，组间串行进位。与74LS182配合，进位是组内并行，组间并行；即组内先行进位，组间先行进位；

第七章 指令系统

1. 指令一般由两个字段构成：1、操作码字段；2、地址码字段；
2. 指令的操作码：每条指令中用于表示其操作性质的代码；
3. 操作码的长度：即二进制位数，有固定长度（定长）和可变长度（变长）两种，但一般都是字节的整数倍；
4. 指令中的地址码：表示操作数地址的代码；
5. 寻址方式：寻找指令所需数据地址的方式和寻找下一条指令地址的方式；
6. 寻址方式有两种：指令寻址和数据寻址；
7. 有4、3、2、1、0地址指令，执行时各需要访问存储器4、4、3、2、1次；
8. 一般情况下，各地址码长度相同，固定长度的操作码的位数有指令的条数决定；
9. 指令的寻址方式有顺序和跳跃两种方式、采用跳跃寻址方式，可以实现程序的条件转移和无条件转移；
10. 操作数寻址方式就是形成操作数有效地址的方法；
11. 常用的操作数寻址方式有：立即寻址、直接寻址、间接寻址、相对寻址、寄存器寻址、寄存器间接寻址、变址寻址和堆栈寻址等。各寻址方式的含义及应用；
12. 存储器堆栈中，需要一个堆栈指示器，它是CPU中的一个专用寄存器，他指定的主存单元就是堆栈的栈顶；
13. 相对寻址的基址是程序计数器的PC值；
14. 除立即寻址和寄存器寻址外，其他寻址方式中，操作数都是存放在主存单元中。操作数的有效地址的计算；
15. CISC：复杂指令系统计算机；
16. RISC：精简指令系统计算机；
17. RISC的目标是减少指令数；

第八章 CPU的结构和功能

1. PC：程序计数器，涌来存放现行指令的地址，通常具有计数功能，当遇到转移指令是，PC的值可被修改；
2. IR：指令寄存器，存放当前要执行的指令；
3. MDR ：存储器数据寄存器，功能是存放CPU与存储器要交换的数据；
4. MAR ：存储器地址寄存器，功能是存放CPU要访问的存储器的地址；
5. 指令周期一般有3部分组成：取指周期、译码周期和执行周期；
6. CPU是按照指令（和译码）、执行指令周而复始运行的；
7. 中断源：引起中断的各个因素；
8. 中断优先级：多个终端同时发生时，对各个中断源响应的先后次序；
9. 中断分为内部中断和外部中断、可屏蔽中断和非可屏蔽中断、软中断和硬中断；
10. 中断嵌套：高优先级的中断打断优先级的中断服务；
11. 中断的处理过程是：中断响应、识别中断源、保护现场、中断服务、恢复现场、中断返回；
12. 中断类型号是通过数据总线传送的。中断向量地址是中断服务程序入口地址的指示器；
13. 保护现场包括：保护程序断电和保护CPU内部个寄存器的内容；
14. 寻找中断服务程序入口地址有两种方法：硬件向量法和软件查询法；
15. CPU内部的允许中断触发器，其状态受软件的控制，1允许0禁止；

第九章 控制单元的功能

1. 取指周期的操作：

T0:PC->MAR,1->R.

T1:M(MAR)->MDR,PC+1->PC.

T2:MDR->IR,OP(IR)->ID

1. 间址操作：

T0:Ad(IR)->MAR,1->R

T1:M(MAR)->MDR

T2:MDR->Ad(IR)

1. 执行周期的操作：完成由指令操作规定的动作，包括传送结果及记录状态信息；
2. 指令周期一般有4部分组成：取指周期、间址周期、执行周期、中断周期；
3. 指令周期：CPU从内存取出一条指令并执行该指令的时间称为指令周期，它常用若干个机器周期来表示；

第十章 控制单元

1. 通常控制器的设计分为组合逻辑设计和微程序设计两大类，相对应的控制器结构就有布线逻辑式和存储逻辑式；
2. 组合逻辑控制器：以使用最少原件和取得最高操作速度为设计目标，用产生专门固定时序控制信号的组合逻辑电路设计的控制器；
3. 微程序控制器：用存储逻辑替代组合逻辑，用类似程序设计的方法设计的控制器；
4. 微命令：打开或关闭控制之门的控制命令；
5. 微操作：由微命令控制的打开或者关闭控制门的操作；
6. 微指令：若干微命令的组合，能产生一组控制信号，控制执行相应一组微操作的指令。
7. 微周期：取出并执行一条微指令所需的时间；
8. 控制存储器：用于存放全部的指令的所有微程序的存储器。微程序存放在控制器存储器中；
9. 微命令的组合与编码方式有4种：直接译码方式、字段直接编码方式、字段间接编码方式、混合编码方式；
10. 字段直接编码方式中一个字段在任一时刻最多能同时提供1个微命令；
11. 微指令的格式有：水平型、垂直型；
12. 微指令寄存器：存放由控制存储器独处的一条微指令信息的寄存器；
13. 微指令的执行方式有：顺序执行的方式、重叠执行的方式；
14. 在微程序控制器中，一条机器指令对应一个微程序，N跳机器指令对应N+3个微程序。

最后给大家两个链接，方便大家学习：

1.计算机组成原理课后习题答案PPT

http://www.doc88.com/p-4631548297268.html

2.计算机组成原理课后习题答案PDF

https://wenku.baidu.com/view/ebc073d384254b35eefd34d5.html