cadence工具使用
文章平均质量分 81
李一帆828
这个作者很懒,什么都没留下…
展开
-
关于virtuoso仿真工艺角WCS、TYP、BCS的讨论
随着温度的变化,导体的电阻会发生变化,从而影响到栅极电压的大小,同时材料的电子特性也会发生变化,从而影响到阈值电压的大小。但高温,热激发的本征载流子浓度高,会降低Vt。基本上在老的工艺里面,迁移率占主导,是不需要考虑负温效应(不同于常温材料,对半导体来说,温度越高,电阻率越低)的。那么,在不考虑“温度翻转效应”的情况下,下方链接可以参考的结论就是——wc(worst case slow,低压高温,delay最大)和lt(或bc,best case fast,高压低温,delay最小)是我们要跑的仿真。原创 2024-11-11 18:02:58 · 1006 阅读 · 0 评论 -
TSMC40nmLP版图设计记录及cadence版图设计使用技巧
还要注意,My Mz Mr指代的是不同厚度的金属层,如你所说的1p8m5x1z1u,金属层分别是M1,Mx(M2-M6),Mz(M7),Mu(M8),直接搜索对应的M1,Mx,Mz,Mu的rule即可。//目前版图中,由于NMOS管带有DNW,导致NMOS所占面积远远大于PMOS,且并联的NMOS之间间距过大,故而考虑将DNW电位相同的NMOS放在同一个深N阱中。就是所谓的有源区,它包含两个部分,一部分是MOS管的源区和漏区,所谓的diffusion,还有就是沟道区,就是Gate Oxide下面的部分。原创 2024-10-21 10:36:04 · 697 阅读 · 0 评论 -
cadence virtuoso 画电路图的使用技巧
cadence virtuoso 画电路图的使用技巧原创 2024-07-11 12:06:39 · 2152 阅读 · 0 评论