gardenyou的博客

原创 max 3485 使用方法详解

芯片管教介绍 1.1 1号引脚为RO，通常与MCU UART控制器的RX相连接，用于接收对端数据。 1.2 2号引脚为RE，RE对RO起控制作用，RE为低电平，RO可接收数据，RE为高电平时，RO不接收数据。 1.3 3号引脚为DE，DE对 DI 起控制作用，DE为高电平，DI 可输出数据，DE为低电平时，DI不输出数据。 1.4 4号引脚为 DI ，通常与MCU UART控制器的TX相连接，用于发送数据到对端。 1.5 5号引脚为GND，串口通信时，要注意保证所有..

原创 逆变电路入门

半桥与全桥逆变电路，全桥逆变又有单相与三相全桥逆变之分。

原创 基于Xilinx CPLD的看门狗电路设计

随着现代电子技术的发展，带有各种微处理的现代电子设备已广泛应用于国民生产的各行各业中。但随着设备功能越来越强大，程序结构越来越复杂，指令代码越来越长，加之现场工作环境的干扰，设备失控，程序“走飞”，各功能模块“死机”的概率也同样成倍地增加。对此，常见的解决方法是在电路设计时放置一片硬件看门狗（Watchdog）电路，其目的是在系统“走死”后能强制系统复位并返回初始化程序。随着CPLD器件被广泛应用于各种仪器、仪表设备的设计中，而且CPLD几乎可模拟任何一种逻辑电路，所以，现在在设计时已完全没有必要再放置一片

原创 matlab 设计的滤波系数在fpga 的verilog/vhdl 或者 c语言中应用后 与 matlab中的filter函数结果有误差原因详解

matlab 设计好滤波系数a 和 b之后，在fpga或者c编程实现滤波器之前需要先量化滤波系数，然后带入以下差分方程，依据以下差分方程实现滤波功能，该差分方程 为matlab 的filter函数实现原理fpga 或者 c语言实现滤波过程依据以上差分方程，但是越往后面会发现，滤波结果与matlab filter 函数实现的结果误差越大，造成这一原因的是滤波系数应用之前有一个量化过程，量化位数长短，对应用结果影响很大，32位量化要比16位量化结果好的多，如下为实验结果附上matlab代码，大.

原创 iir 滤波器 结构介绍

原创 win10下安装vivado 2018.3之后ise14.7 的impact 无法使用

软件版本号：操作系统win10ise14.7vivado 2018.3ise14.7 在win10里面问题总结：1 ise14.7 闪退问题，比较好解决，论坛上比较多的解决方法。2 ise 14.7 (windows 10 )版本的ise14.7 只是支持spartan 系列芯片，这个是xilinx为了兼容win10的各种限制用vm虚拟机做的阉割版，只支持斯巴达系列的芯片，不支持我们要用的Virtex.所以千万别下！！！3 win10下安装vivado 2018.3之后i..

原创 arm 关于m a r系列区别

arm系列contex的a，r，m的区别从cortex开始，分为三个系列，a系列，r系列，m系列。m系列与arm7相似，不能跑操作系统（只能跑ucos2），偏向于控制方面，说白了就是一个高级的单片机。a系列主要应用在人机互动要求较高的场合，比如pda，手机，平板电脑等。a系列类似于cpu，与arm9和arm11相对应，都是可以跑操作系统系统的如linux等。r系列，是实时控制。主要应用在对实时性要求高的场合。arm7和m3，m4是同一类型。这三个里面，arm7是最早的arm产品。m3是co

原创 交流阻抗测量电路相位误差分析之集成运放的相位补偿

为了让运放能够正常工作,电路中常在输入与输出之间加一相位补偿电容。1，关于补偿电容理论计算有是有的，但是到了设计成熟阶段好象大部分人都是凭借以前的调试经验了，一般对于电容大小的取值要考虑到系统的频响（简单点说加的电容越大，带宽越窄），然后就是振荡问题；如果你非要计算，可以看看运放的输入端的分布电容是多大，举个例子，负反馈放大电路就是要保证输入端的那个电阻阻值和分布电容的乘积=反馈电阻的阻值和你要加的电容的乘积......2，两个作用1.改变反馈网络相移，补偿运放相位滞后2.补偿运放...

原创 DDS 原理详细推到过程

直接数字频率合成技术(Direct Digital Synthesis，DDS)是一种从相位概念出发直接合成所需要的波形的新的全数字频率合成技术，该技术具有频率分辨率高、频率变化速度快、相位可连续性变化等特点，在数字通信系统中被广泛采用，是信号生成的最佳选择。目前市场上可以见到很多集成的、多功能的专用DDS芯片，像AD9835、AD9954、AD9959等。但是在某些场合，专用DDS芯片在控制方式、频率控制等方面与系统的要求差别很大，现场可编程门阵列(FPGA)器件具有工作速度快、集成度高、可靠性高和现场可

原创 ARM FPGA DSP 系统

FPGA的优势有三个方面：1）通信高速接口设计。FPGA可以用来做高速信号处理，一般如果AD采样率高，数据速率高，这时就需要FPGA对数据进行处理，比如对数据进行抽取滤波，降低数据速率，使信号容易处理，传输，存储。2）数字信号处理。包括图像处理，雷达信号处理，医学信号处理等。优势是实时性好，用面积换速度，比CPU快的多。3）更大的并行度。这个主要是通过并发和流水两种技术实现。并发是指重复分配计算资源，使得多个模块之间可以同时独立进行计算。FPGA的并发可以在不同逻辑功能之间进..

原创 C语言不同数据类型之间运算需要注意的问题

现象描述：temp_ns = rxData.rxStepPeriod * ((uint64_t)1000000);uint64_t a;uint16_t b;1 a = b * 1000000;2 a = b *((uint16_t)1000000);第二种写法是对的，第一种写法，当b <= 2000 时，另种写法没有区别，当b > 2000之后，第一种写法将出...

原创 Git push 时如何避免出现 "Merge branch 'master' of ..."

在使用 Git 的进行代码版本控制的时候，往往会发现在 log 中出现 "Merge branch 'master' of ..." 这句话，如下图所示。日志中记录的一般为开发过程中对代码的改动信息，如果出现过多例如上述描述的信息会造成日志的污染。阅读了一些外文的博客，下面就来一探究竟。产生原因分析当多人合作开发一个项目时，本地仓库落后于远程仓库是一个非常正常的事情，可参考下图...

原创 Git仓库、缓冲区、工作副本相关概念

项目中多人合作，常混淆一些概念，感觉下面讲解不错：仓库、缓冲区、工作副本：同样以系列博文GIT科普系列3：底层存储机制Internal Objects中的整体示意图为例，介绍这三个概念。从上图可以看出工作副本（之所以叫做工作副本是相对于版本仓库而言的，其实就是你本地的工作目录）、缓冲区（Stage，或者Index）、仓库（Commit之后）是三个完全独立的存储空间（当然对于GI...

原创 zynq linux ne10 函数库使用

1 函数类型 变换类型 数据类型 FFT长度 c2c FFT/IFFT float/int32/int16 2^N (N is 2, 3….) r2c FFT float/int32/int16 2^N (N is 3...

原创 zynq7000 linux axi-gpio驱动：重置axi-gpio驱动方法

linux gpio 从内核空间导出到用户空间 petalinux 在制作Linux 系统时，会自动的将gpio 从内核空间导出到用户空间，在用户空间下可以通过sysfs 方式控制gpio；用户空间位置在 /sys/class/gpio，在该文件夹下能看到gpiochipX，X 代表gpio的base从那里开始。比如vivado 设计用的axi-gpio 地址时412000，经过...