- 博客(2)
- 资源 (5)
- 收藏
- 关注
RSS订阅转载 Xilinx 7系列例化MIG IP core DDR3读写
DDR3读写在工程上多是通过例化MIG，调用生成IPcore的HDL FunctionalModel。DDR读写数据可以用到状态机，后期再添砖加瓦吧，当下先对比一下网上找的一段程序和自己例化后的程序。另外，仿真了十余分钟，最后的是什么鬼？一头雾水T.T。想着每一次要分析信号要等那么久就难受。7系列例化MIG IP core DDR3读写" alt="Xilinx 7系列例化MIG IP
2018-02-04 17:14:34
14481
转载 Vivado中PLL IP核例化
在开发PL时一般都会用到分频或倍频，对晶振产生的时钟进行分频或倍频处理，产生系统时钟和复位信号，这是同步时序电路的关键，这时就需要使用到时钟向导IP，下面就介绍一下在vivado中进行PL开发时调用IP的方法。 首先打开vivado，新建一个RTL项目。 点击导航窗口上的IP Catalog 选项，如图一所示：图一 在search处搜索自
2018-02-04 10:17:21
21207
4
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人