- 博客(3)
- 收藏
- 关注
RSS订阅原创 单脉冲采样（1）---慢时钟采样快时钟
pulse_sample适用场景适用于脉冲信号采样，慢时钟采样快时钟基本原理将快时钟域的脉冲信号扩展成多周期的电平信号，慢时钟同步电平信号进行采样得到同步后的电平信号，此时通过电平延时组合逻辑由电平产生脉冲信号。限制快时钟域的两次脉冲应该应该有一定的间隔，否则扩展后的电平信号连在一起了，会导致同步后的信号只有一个脉冲说明源时钟域src_pulse依次输入
2018-01-19 20:44:24
5929
原创 IC设计--verilog--单脉冲的产生
在IC设计中，很多时候我们需要产生单周期脉冲来作为启动信号。单脉冲产生很简单：1、 输入信号signal_in延迟1个周期得到delay_reg1;2、 输入信号signal_in延迟2个周期得到delay_reg2;3、 delay_reg1取反然后与delay_reg2相与产生单周期脉冲pluse_out。NOTE:此种情况下，只要signal_in有脉冲就会产生单脉冲pluse_out。重点
2018-01-17 19:19:23
15484
原创 什么是repair？什么是soft repair、hard repair、lane repair？
什么是repair？什么是soft repair、hard repair、lane repair？什么是repair？Repair是一个过程，是存储器修复缺陷（信号线短路、断路等情况）的过程。存储器中一般存在冗余的信号线和单元，通过检查发现有问题的单元，从而用冗余的模块替换有缺陷的模块，保证存储的正常使用。什么是softrepair 和 hard repai
2018-01-14 11:47:52
2450
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人