FPGA开发
gg15csdn
这个作者很懒,什么都没留下…
展开
-
FPGA小白的第一篇博客
今天是2015年9月22日,我得记住这一天,从今天开始,笔者正式开始FPGA的板级学习,希望早日成为熟练的设计开发者原创 2015-09-22 09:41:26 · 430 阅读 · 0 评论 -
FPGA初步-Verilog的乘法器
下面的代码是在论坛上参考了其他网友的程序,加上自己的理解module mux16(clk,rst_n,start,ain,bin,yout,done);input clk; //芯片的时钟信号。input rst_n; //低电平复位、清零信号。定义为0表示芯片复位;定义为1表示复位信号无效。input start; //芯片使能信号。定义为0表示原创 2015-09-24 08:37:47 · 9194 阅读 · 3 评论