RTL 和 综合 等一些基本概念的摘记

1. RTL
一般词典上有两种解释：
Resistor -Transistor Logic 电阻晶体管逻辑(电路)
Register Transfer Level  寄存器传输级

对于EDA来说，应该是第二种。

对于RTL的意义理解，在网上收集到以下一些说法：

• RTL是介于逻辑级与算法级的一种描述级别。尽管这些级别没有严格的定义或者绝对明确的界限，但相比较而言，RTL描述较逻辑级描述更简单明了，较算法级描述更明确具体，因此它被用于很多的实际系统的设计中。

~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~

2、 综合

    就是从采用 HDL语言描述的寄存器传输级(RTL)电路模型构造出门级网表的过程。

~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~
3、 EDA等固定名词英文全称（按英文顺序排列）

AMPP:Altera Megafuntion Partners Program
ASIC：Application Specific Integrated Circuits 专用集成电路
BGA:Ball-Grid Array
BSDL:The Boundary-San Description language（边界扫描描述语言）
BST:Board San Test（边界扫描测试）
CBIC:cell-based integrated circuits 基本单元的集成电路
CPLD:Complex ProgrammableLogic Device 复杂可编程逻辑器件（PLD：可编程逻辑器件）
DFT:Design For Test（可测性设计）
EAB:Embedded Array block（嵌入式阵列块）
EDA:Electronic Design Automation 电子设计自动化
FPGA:Field Programmable Gate Array 现场可编程门阵列（PGA：可编程门阵列）
GATE ARRAY:门阵列
GAL:Generic Array Logic（普通阵列逻辑器件）
IC（集成电路）
IEEE:The Institute of electrical and electronics Engineers 电气电子工程师协会
IP：Intellectual property 知识产权
JTAG:Joint Tset Action Group（联合测试行动组）
LAB:Logic Array Block(逻辑阵列块)
LC:Logic cell（逻辑单元）
LE:Logic Element
LMC:宏单元
LUT:look up table（查找表)
Master slice:母片
OLMC:output logic Macro cell （输出逻辑宏单元）
OYP:one time programming（一次性可编程）
PAL:programmable Array Logic
PIA:programmable Interconnect Array(可编程连线阵列）
PLA:programmable Logic Array
PPA:Passive Paralled Asynchronous（被动异行异步）
PPS:Passive Paralled Asynchronous（被动异行同步）
PS:Passive Serial（被动串行）
PSA:Passive Serial Asynchronous（被动串行异步）
RAIPD:Reusable Application-specific Intellectual-property Developors
RTL:Register Transport Level寄存器传输级
SoC：system on a chip 片上系统
SOPC： system on a progrmmable chip 可编程片上系统
VHDL:Very（High speed integraed cicuit）Hardware description Language高级集成电路硬件描述语言
VSIA:Virtual Saket Interface Alliance
Standard cell:标准单元


~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~

有限状态机（Finite State Machine, FSM）

~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~