高速低功耗SAR ADC设计论文

高速低功耗SAR ADC设计论文

【下载地址】高速低功耗SARADC设计论文 本项目分享了劉純成博士的学位论文《Design of high speed Energy-Efficient SAR ADC》，聚焦于逐次逼近寄存器（SAR）模拟-数字转换器（ADC）的设计优化。论文提出了三种创新技术：单调电容切换流程、改进的比较器设计和异步控制电路，显著提升了ADC的工作速度和能效。基于0.13微米CMOS工艺的原型芯片实测结果表明，其功耗低至0.826毫瓦，有效位数达9.18位，性能指标为29飞焦/转换步骤。这些技术为高速低功耗ADC设计提供了重要参考，是电子工程领域研究者和开发者的宝贵资源。 项目地址: https://gitcode.com/Premium-Resources/ac1d5

本仓库提供了劉純成先生的博士学位论文《Design of high speed Energy-Efficient SAR ADC》的PDF文件下载。本文针对逐次逼近寄存器（SAR）模拟-数字转换器（ADC）提出了三种电路设计技术，以下为论文摘要及简要介绍：

本文提出了三种提高逐次逼近寄存器（SAR）模拟-数字转换器（ADC）工作速度和实现优异能效的电路设计技术。根据概念验证原型的测量结果，以下是提出的技术和芯片测量结果的概述：

1. 单调电容切换流程技术：与使用传统流程的转换器相比，该技术可以降低平均切换能量约81.3%以及总采样电容约50%。已采用0.13-微米1P8M CMOS工艺实现了一种10位、50-MS/s SAR ADC，并应用了所提出的单调电容切换流程。该原型ADC在1.2V电源下消耗0.92毫瓦功率，有效位数（ENOB）为8.48位，性能指标（FOM）为52飞焦/转换步骤。

2. 改进的比较器设计：由于输入共模电压的变化导致的信号依赖偏移会降低ADC线性度，本文提出了改进的比较器设计，以避免线性度下降。

3. 异步控制电路：为了避免使用频率高于采样率的时钟信号，本文采用了异步控制电路，以内部生成必要的控制信号。

经过改进的原型同样在0.13-微米1P8M CMOS工艺中实现。它在1.2V电源下消耗0.826毫瓦功率，达到了9.18位的ENOB，性能指标（FOM）为29飞焦/转换步骤。

通过本文的研究，展示了作者在SAR ADC设计方面的创新成果，为提高转换速度和能量效率提供了有效的解决方案。欢迎使用并学习这份宝贵的资源。

【下载地址】高速低功耗SARADC设计论文 本项目分享了劉純成博士的学位论文《Design of high speed Energy-Efficient SAR ADC》，聚焦于逐次逼近寄存器（SAR）模拟-数字转换器（ADC）的设计优化。论文提出了三种创新技术：单调电容切换流程、改进的比较器设计和异步控制电路，显著提升了ADC的工作速度和能效。基于0.13微米CMOS工艺的原型芯片实测结果表明，其功耗低至0.826毫瓦，有效位数达9.18位，性能指标为29飞焦/转换步骤。这些技术为高速低功耗ADC设计提供了重要参考，是电子工程领域研究者和开发者的宝贵资源。 项目地址: https://gitcode.com/Premium-Resources/ac1d5