SDRAM
基于Verilog HDL的SDRAM控制器仿真
GLinttsd
这个作者很懒,什么都没留下…
展开
-
基于FPGA的SDRAM控制器设计(三)
1.SDRAM写数据模块及仿真 图1.1为SDRAM工作方式状态机,要实现写数据功能,首先给到SDRAM一个ACT命令,用以激活要写入的行地址,从而使SDRAM从IDLE状态进入Row Active状态。接着给一个Write命令(其中带有列地址)就可以通过sdram_dq引脚写入数据。数据写完后,给到Precharge命令关闭现有工作行,准备打开新一行的操作,此命令进行完后自动返回IDLE状态 ...原创 2020-10-12 11:12:53 · 453 阅读 · 0 评论 -
基于FPGA的SDRAM控制器设计(二)
基于FPGA的SDRAM控制器设计(二)1. SDRAM理论基础2. SDRAM初始化模块以及仿真3.TOP模块的仲裁机制4. SDRAM刷新模块代码以及仿真5.代码 1. SDRAM理论基础 1、SDRAM(synchronous dynamic random access memory)同步动态随机存储器 2、SDRAM 容量=数据位宽x存储单元数量(Bank数x行地址x列地址) 对于SDRAM仿真module(sdram_module_plus.v):数据位宽为16位、bank数为4、每个bank大小原创 2020-09-30 09:10:34 · 457 阅读 · 0 评论 -
基于FPGA的SDRAM控制器设计(一)
基于FPGA的SDRAM控制器设计(一)1. SDRAM控制器整体框架2.UART_RX模块3.UART_TX模块4. RX与TX模块的整合5.需要注意的问题 1. SDRAM控制器整体框架 图1.1整体框架 PC端通过串口模块UART_RX发送读写命令以及数据到Cmd_encode模块,由后者分离出数据存入wfifo模块,剩下的读写命令传送到Sdram_top模块对SDRAM进行写操作或者从SDRAM读数据到rfifo模块并通过UART_TX模块将数据送出到PC端。 2.UART_RX模块 主体代码(见原创 2020-09-28 09:27:10 · 1196 阅读 · 1 评论