ARM体系结构与编程学习（九）

最新推荐文章于 2022-10-24 12:58:16 发布
最新推荐文章于 2022-10-24 12:58:16 发布
阅读量1k 收藏
点赞数
分类专栏： arm 文章标签： 编程 存储 domain access timer 扩展
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/glorin/article/details/6372953
版权

SDRAM初始化过程如下：

1、加电

2、延迟指定时间，从第一个sdram的clk开始，通常为100us。具体值请参考SDRAM手册

3、延迟一些自动刷新周期，通常为两个

4、设置自动刷新寄存器

5、等待一定时间以后开始写模式寄存器

以下程序以L7205SDB为例

AREA   STARTUP  ,CODE, READONLY

           ENTRY

 

start

        ；关中断

         LDR  R4，=0X90001000

         MVN  R5，#0

         STR   R5，[R4，#0X0C]

         STR   R5，[R4，#0X10C]

 

         ;延时

         LDR  R4，=0XFF

01     SUBS  R4，R4，#0X01

         BNE   %B01     ；%B01表示向后搜索标号01

 

         ;1)NEXT寄存器

         LDR  R4，=0X80050004

         LDR  R5，=0X05FD4717

         STR  R5，[R4]

 

         ;2)运行寄存器

         LDR  R4,=0X8005000C

         LDR  R5,=0X014717

         STR  R5,[R4]

 

         ;3)命令寄存器

         LDR  R4,=0X80050010

         LDR  R5,=0X01

         STR  R5,[R4]

 

         ;4)设置enable

         LDR  R4, =0X80050030

         LDR  R5，[R4]

         0RR  R5，R5，#0X4

         STR  R5，[R4]

 

         ;5)延时200us

         MOV  R4，#0X1000

 15    SUBS R4， R4，#1

         BNE   %B15

 

         ;6)使能slot1、slot2的7、3位

         LDR  R4，=0XD0000000

         LDR  R5，[R4]

         ADD  R5，R5，#0X88

         STR   R5，[R4]

 

         ;7)refresh timer

         LDR  R4，=0XD0000004

         LDR  R5，=0X8

         STR  R5，[R4]

 

        ;8)auto refresh enable  23位

        LDR  R4，=0XD0000000

        LDR  R5，[R4]

        ADD  R5，R5，#(1<<23)

        STR   R5，[R4]

 

        ;9)延时1us

        MOV  R4，#0X16

15    SUBS  R4，R4，#1

         BNE   %B15

 

         ;10)设置模式寄存器

         LDR  R4，=0XE0000000+(3<<11)+(2<<15)

         LDR  R5，[R4]

         ADD  R5，R5，#(1<<24)

         STR   R5，[R4]

 

         ;11)WD,WM位

          LDR  R4，=0XD0000000

          LDR  R5，=0X00EF00CE

          ORR  R5，R5，#0X30000

          STR   R5，[R4]

         

           ;12)refresh timer

           LDR  R4，=0XD0000000

           LDR  R5，=0X200

           STR  R5，[R4，#4]

 

           ;13)timer buffer register

            LDR  R4，=0XD0000000

            LDR  R5，=0X55

            STR  R5，[R4，#0X8]

 

            ;14)禁止MMU

            MOV  R4，#0X0

            MCR   P15,0,R4,C1,C0,0

 

            ;15)halt

            MOV  R4，#0X0   ；这个无意义

 

             ;16)设置MMU

              SETUPMMU  R4，R5，R2,R3，R9，R7  ；通过SETUPMMU宏来设置MMU

  

            ;17)halt

            MOV  R4，#0X0

 

            ;18)重映射

            UNMAPROM  R4，R5     ；通过宏UMMAPROM来把R5映射到地址R4即0X0处

 

haltthere

            ;19)halt

            MOV  R4，#0X0

Config32                            EQU   0X0

MMUOn                              EQU   0X01

CacheOn                            EQU   0X04

WriteBufferOn                     EQU    0X08

PageTableSize                     EQU    (1<<14)

SDRAM_Bank1_High              EQU    (0XF1000000)

SDRAM_Bank2_High              EQU    (0XF2000000)

SDRAM_Bank1_Low              EQU    (0XF0000000)

SDRAM_Bank2_Low              EQU    (0XF1000000)

PageTableBase2                  EQU    SDRAM_Bank2_High-PageTableSize

PageTableBase1                  EQU    SDRAM_Bank1_High-PageTableSize

PageTableEntryCount           EQU    (0X1000)

VirtualPageTableBase           EQU    PageTableBase2  

IOCS0Base                         EQU    (0X24000000)

IOCS0Size                         EQU    (0X4000000)

IOCS1Base                         EQU    (0X10000000)

IOCS0Size                         EQU    (0X4000000)

SRAMBase                         EQU    (0X60000000)

 

DisableMMU                       EQU   (Config32：OR:0X40)

EnableMMU32                    EQU   (Config32：OR:0X40：OR:MMUOn)

EnableMMUCW32                EQU   (Config32：OR:0X40：OR:MMUOn:OR:CacheOn：OR:WriteBufferOn)

；宏SETUPMMU生成一级页表，建立以1MB为单位的4G虚拟存储空间的地址映射关系。

 

MACRO

$label    SETUPMMU   $base,$desc,$tmp,$tmp2,$cnt,$indx

 

ROUT

      ;用于调试时增加可读性

      [   O=0     ;IF

          NOP

          NOP

      ]             ;ENDIF

 

;禁止MMU

       MOV  $tmp,#DisableMMU

       WriteCP15_Control  $tmp

 

;自动识别系统中SDRAM大小，并把结果保存到系统中特定位置

       AutoSizeSDRAM   $tmp,$tmp2,$base,$desc,$cnt,$indx

     

       MOVS  $tmp2,$tmp,LSR #16

       EOR     $cnt ,$tmp,$tmp2,LSL #16

       LDRNE  $base ,=PageTableBase2

       LDREQ  $base,=PageTableBase1

       STR   $tmp2, [$base,#-4]

       STR   $cnt  ,[$base,#-8]

       ;保存一级页表的物理地址

       STR  $base   ,[$base,#-12]

       ;计算扩展槽1中SDRAM的起始地址，以便使SDRAM1和SDRAM2地址连续

       ;address=Bank 1 base address +Total possible size of bank1-actual size of bank 1

       ;address =0xF0000000+16MB-Size

       LDR  $indx  ,=SDRAM_Bank1_High

       SUB  $indx,$indx,$cnt,LSL #20

       ;保存该起始地址

        STR   $indx, [$base,#-16]

        ;建立4G的虚拟地址空间到物理空间的映射关系

        ;各块的存储访问属性设置成uncached、unbuffered

        ;各块的域标识设置成domain 0 客户类型

        ;各块的存储访问权限设置成允许所有权限

        LDR   $desc,=MMU_STD_ACCESS

        MOV  $indx ,$base

        LDR   $cnt ,=PageTableEntryCount

 

01    STR   $desc  ,[$indx],#4

        ADD  $desc,$desc,#(1<<20)

        SUBS $cnt ,$cnt ,#1

        BNE   %B01

;建立包含页表的页存储的地址映射关系

；该页默认的虚拟空间在扩展槽2的高端16KB的区域

;如果系统扩展槽2中有SDRAM存在，则该存储页的地址映射关系不变

；如果系统扩展槽2中没有SDRAM存在，则将该存储页映射到扩展槽1的高端

         LDR $desc,=MMU_STD_ACCESS
         LDR $indx,=VirtualPagetableBase
         LDR $tmp,=0xfff00000
         AND $indx,$tmp,$index   ;读取虚拟地址的高12位
         ORR $desc,$desc,$indx    ;得到（高12+存储访问属性）
         ADD $indx,$base,$base,lsr #(20)

         STR  $desc,[$indx]

   ;建立CS0选择的静态存储器的虚拟地址空间到物理地址空间的映射关系

   ;CS0选择的SDRAM的物理地址空间为0X24000000

   ;现在将虚拟空间0X0映射到0X24000000

   ;各块得存储访问属性设置成cacheable、bufferable

   ;各块的与标识设置为domain 0客户属性

   ;各块的存储访问权限设置成允许所有权限

         LDR   $desc,  =(MMU_STD_ACCESS+MMU_C_BIT+MMU_B_BIT)

         LDR   $indx,   =IOCS0Base

         LDR   $tmp,  =0xFFF00000

         AND   $indx,$tmp,$indx

         ORR $desc,$desc,$indx    ;得到（高12+存储访问属性）

         ADD   $indx ,$base,$indx,LSR #20

         LDR    $cnt ,=(IOCS0Size>>20)

      

03    STR   $desc  ,[$indx],#4

        ADD  $desc,$desc,#(1<<20)

        SUBS $cnt ,$cnt ,#1

        BNE   %B03

   ;建立CS1选择的静态存储器的虚拟地址空间到物理地址空间的映射关系

   ;CS1选择的SDRAM的物理地址空间为0X1000 0000

   ;现在将虚拟空间0X0映射到0X1000 0000

   ;各块得存储访问属性设置成cacheable、bufferable

   ;各块的与标识设置为domain 0客户属性

   ;各块的存储访问权限设置成允许所有权限

         LDR   $desc,  =(MMU_STD_ACCESS+MMU_C_BIT+MMU_B_BIT)

         LDR   $indx,   =IOCS1Base

         LDR   $tmp,  =0xFFF00000

         AND   $indx,$tmp,$indx

         ORR $desc,$desc,$indx    ;得到（高12+存储访问属性）

         ADD   $indx ,$base,$indx,LSR #20

         LDR    $cnt ,=(IOCS1Size>>20)

      

04    STR   $desc  ,[$indx],#4

        ADD  $desc,$desc,#(1<<20)

        SUBS $cnt ,$cnt ,#1

        BNE   %B04

 

   ;建立片内SRAM的虚拟地址空间到物理地址空间的映射关系

   ;SRAM的物理地址空间为0X60000000

   ;现在将虚拟空间0X0映射到0X60000000

   ;各块得存储访问属性设置成cacheable、bufferable

   ;各块的与标识设置为domain 0客户属性

   ;各块的存储访问权限设置成允许所有权限

         LDR   $desc,  =(MMU_STD_ACCESS+MMU_C_BIT+MMU_B_BIT)

         LDR   $indx,   =SRAMBase

         LDR   $tmp,  =0xFFF00000

         AND   $indx,$tmp,$indx

         ORR $desc,$desc,$indx    ;得到（高12+存储访问属性）

         ADD   $indx ,$base,$indx,LSR #20

         LDR    $cnt ,=(SRAMSize>>20)

      

05    STR   $desc  ,[$indx],#4

        ADD  $desc,$desc,#(1<<20)

        SUBS $cnt ,$cnt ,#1

        BNE   %B05

         

       ;清空cache以及写缓冲区

       ;重新使能MMU

       ;设置域访问控制寄存器为domain 0

       ;其他域没有任何访问权限

       LDR       $tmp,  =0x5555 5555

       WriteCP15_DAControl   $tmp

       WriteCP15_TTBase       $base

       MOV        $tmp  ,#0

       ;清空cache

       CP15_FlushIDC     $tmp

       ;清空TLB

        CP15_FlushTLB     $tmp

        ;重新使能cache和写缓冲区

        MOV     $tmp   , #EnableMMUCW32

        WriteCP15_Control   $tmp

       

        ;等待流水线上指令执行完

         NOP

         NOP

         NOP

         NOP

         NOP

         MEND

 

glorin
关注
专栏目录
《ARM体系结构与编程》学习笔记.pdf
09-28
《ARM体系结构与编程》学习笔记
ARM学习之ARM指令与汇编(二)
欲盖弥彰1314
05-02 1011
ARM汇编编译器支持的杂项伪操作 伪操作是ARM汇编语言源程序中的特殊指令助记符，其作用是为了完成汇编程序做各种准备工作的，指示汇编程序对汇编语言源程序的编译操作。是编译器执行的指令，而不是ARM处理器执行的指令。 符号定义伪操作 （1）用于定义全局变量的GBLA、GBLL和GBLS。 （2）用于定义局部变量的LCLA、LCLL和LCLS。 （3）用于对变量赋值的SETA、SETL和SETS。 （...
Keil5的基本使用
qq_52548731的博客
10-24 6697
keil的简单使用
LDR指令的应用
weixin_34075268的博客
09-18 270
1.首先说明一下标号（ lable）在ARM汇编语言中的含义： 例如： WatchDog ldrr4,=WTCON ldrpc,=HandelerSWI 该段代码中WatchDog为标号，表示的是指令ldr r4,=WTCON的地址，既WatchDog的值为0x30000024。 以下为该段代码反汇编之后的代码： 0x30000024 [0xe...
stm32启动过程（汇编代码）及汇编到main函数的转换过程的实现
ouyangjun5891的专栏
04-01 2万+
0x08000000 0210      LSLS     r0,r2,#8 0x08000002 2000      MOVS     r0,#0x00 0x08000004 1905      ADDS     r5,r0,r4 0x08000006 0800      LSRS     r0,r0,#0 0x08000008 1909      ADDS     r1,r1,r4
ARM体系结构与编程模型总结
01-27
ARM（AdvancedRISCMachines）是一个32位RISC（精简指令集）处理器架构，ARM处理器则是ARM架构下的微处理器。ARM处理器广泛的使用在许多嵌入式系统。ARM处理器的特点有指令长度固定，执行效率高，低成本等。 1、指令...
《ARM体系结构与编程》杜春雷.pdf
03-12
根据提供的文件信息，无法直接提取出有关《ARM体系结构与编程》的具体知识点，因为【部分内容】仅提供了重复的网址信息，而没有关于ARM体系结构和...希望这些知识点能对理解和学习ARM体系结构与编程提供有价值的参考。
ARM体系结构与编程（第二版） 杜春雷 学习笔记ppt
12-07
**ARM体系结构与编程（第二版）学习笔记** 在计算机科学领域，ARM（Advanced RISC Machines）架构是一种广泛使用的精简指令集计算机（RISC）架构，尤其在嵌入式系统、移动设备如智能手机和平板电脑中占据主导地位。...
ARM汇编：数据处理指令集：MOV、ADD、ADDS、ADC、SUB、SUBS、SBC、RSB、MUL、AND、ORR、EOR、BIC、CMP、TST、TEQ、LSL、LSR、ASR、RORV
热门推荐
魏波
10-11 5万+
ARM指令集——数据处理指令 数据处理指令有： MOV、ADD、ADDS、ADC、SUB、 SUBS、SBC、RSB、MUL、AND、 ORR、EOR、BIC、CMP、TST、 TEQ、LSL、LSR、ASR、RORV 数据处理指令语法 &lt;操作{&lt;cond&gt;}{S}&gt; &lt;Rd&gt;, &lt;Rn&gt......
汇编语言学习笔记复习用
xyzBlog
07-31 755
首先了解栈(stack)和堆(heap) 栈(stack)空间，用于局部变量，函数调时现场保护和返回地址，函数的形参等。 堆(heap)空间，主要用于动态内存分配，也就是说用 malloc，calloc, realloc 等函数分配的变量空间是 在堆上 堆栈指针寄存器 Cortex – M7/M4/M3 处理器拥有 R0-R15 的通用寄存器组。其中 R13 作为堆栈指针 SP。SP 有两 个，但在同一时刻只能有一个可以用。 主堆栈指针（MSP）：这是缺省的堆栈指针，它由 OS 内核、异常服务
屌丝学arm汇编-04-ldr的使用小结
losting_boy的博客
09-01 1401
ldr ,函数参数
带你清晰认识STR和LDR及其各种搭配
Amy的博客
05-13 3811
有不对的地方还请多多指正，其实最好的办法是运行一下观察实验结果 LDM:(load much)多数据加载,将地址上的值加载到寄存器上 STM:(store much)多数据存储,将寄存器的值存到地址上 主要用途：现场保护、数据复制、参数传送等，共有8种模式（前面4种用于数据块的传输，后面4种是堆栈操作）如下： 数据块传输 其实这一块大家可以看英文全名 （1）IA:（Increase After） 每次传送后地址加4,其中的寄存器从左到右执行,例如:STMIA R0,{R1,LR} 先存R1,再
ucosii在CM3内核中的移植
进步源于记录，优秀来自分享
02-28 967
本篇文章基于STM32f107芯片进行移植，使用相同内核cortex-m3的都可参考移植要做的就是和cpu相关的代码，cpu上层的代码都是固定的。ucosii中与cpu相关的代码在那里呢？移植相关的文件就是上述三个文件。1、头文件os_cpu.h，主要功能：（1）声明数据类型，增强代码的移植行typedef unsigned char BOOLEAN; typedef unsigned char...
【kubernetes/k8s概念】calico iptables 规则分析
zhonglinzhang
07-31 9168
本文为 calico 3.7 版本 名词解释 endpoint: 接入到calico网络中的网卡称为endpoint AS: 网络自治系统，通过BGP协议与其它AS网络交换路由信息 ibgp: AS内部的BGP Speaker，与同一个AS内部的ibgp、ebgp交换路由信息。 ebgp: AS边界的BGP Speaker，与同一个...
关于在ARM中的函数调用问题
qq_42370291的博客
04-10 1795
本人菜鸟一只，最近在学习arm汇编，做一个关于函数调用的笔记，如果有出错的地方希望大牛们指出。 以下汇编代码均为MDK5所生成的 首先看一个简单的例子 int main(void) { int a=1; int b=2; } 这个函数翻译成汇编的执行过程为 movs r4,#0x01 ; int a=1; movs r5,#0x02 ; int b=2; 此时可以...
P4080 RCW总结
zjy900507的博客
11-14 3041
在Freescale DPAA QorIQ平台上的启动和non-DPAA QorIQ平台的启动有一些区别： 1.non-DPAA QorIQ平台在上电时通过采样配置管脚来决定对CPU的配置（P2020 （ e500核 ） 上电启动及uboot流程|http://bbs.ednchina.com/BLOG_ARTICLE_1988662.HTM），而DPAA QorIQ平台采用RCW (R
基于powerpc的uboot启动之硬件配置字问题
qingfengtsing的专栏
02-27 3360
如果板子用的是powerpc82xx和83xx的，uboot移植时除了把uboot烧写到0xFFF00000处以外，还需要在0xFF000000(板子的flash基地址)处烧写一个叫硬件配置字的东西。否则就无法启动。 硬件配置字不是每一个CPU和板子都有这个要求，具体要看你的CPU手册，分析一下源代码，应该在内核启动之前，比较早期阶段，就要访问这个配置字了，所以代码应该锁定在CPU目录或者boa
ARM体系结构与编程学习笔记
"ARM体系结构与编程的学习笔记，涵盖了作者阅读《ARM体系结构与编程》一书时所做的笔记，包括对ARM处理器的基本理解、编程技巧和作者的个人见解。笔记可能包含对ARM体系结构的关键概念、指令集、内存管理、中断处理...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值