本文探讨了芯片在实际工作环境中，由于电源管理芯片（PMIC）、PCB和封装基板的IR-drop导致的电压下降问题。在timing signoff中，通常要求电压变动±10%，而power signoff则关注3%的IR-drop。文中指出，即使静态IR-drop超出标准，也可能不影响芯片工作，但需要与封装和系统工程师讨论。通过升高PMIC电压，可以补偿系统和封装级的电压降，但芯片仍需考虑+10%的电压范围以确保在不同工作模式下的正常运行。最后，总结了正负10%电压的必要性和OCV的余量考虑。
友情提示：由于微信更改了推送规则，有朋友反馈无法在时间线里看到白山头的文章了。解 决 办 法：「设为星标」把关注的公众号标记为????星标后，才会持续不断的收到文章噢。
大多数情况下，我们timing signoff的标准电压的±10%范围内进行。而我们进行power signoff时，一般是要求电压降IR-drop为3%。今天我们就通过一幅图来说明这两者之间的关系。
1
首先，我们需要考虑芯片的实际工作环境。
芯片在实际工作中的电源，一般是由PCB上另外的一颗电源管理芯片（PMIC）来提供。
然后再经过PCB连线，到达封装基板。再经过基板到达芯片。
因此，当PMIC提供的是标准电压时，由于PCB和封装的IR drop的影响，到达芯片时的电压会有一定程度的降低。
那么从IR drop的角度来看。给PCB和封装分配的电压降为7%。而芯片分配的电压降为3%。
我们假设遇到这样一种情况。
马上就需要流片了。但是静态IR-drop还有问题，工具report出来时3.5%，大于signoff标准，那么要不要流片？
其实是可以流片的。因为即使芯片的IR-drop是3.5%, 那么留给封装加基板的余量就小了。但确实不至于说芯片就不能工作了，
最低0.47元/天 解锁文章
扫一扫
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
