makefile中的$(*F)

最新推荐文章于 2024-05-15 23:52:17 发布
最新推荐文章于 2024-05-15 23:52:17 发布
阅读量1.3k 收藏 5
点赞数 1
分类专栏： linux 编程
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/gtkknd/article/details/104525980
版权

$(*F)是目标的文件名。比如你的目标是src/foo.c,那$(*F)就是foo

$@代表make中的目标文件集合（所有目标文件），$(@F)是指这个目标文件集合里面所有的不包含路径的文件名。比如你的$@是src/foo.o，那$(@F)就是foo.o

gtkknd
关注
  • 1
    点赞
  • 踩
  • 5
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
makefile下$^,$@,$?,$<,$(@D),$(@F)定义使用详解
csdn66_2016的博客
07-03 4172
每次看makefile的时候，总会遇到一些变量记不住，就需要去查找资料，今天有时间，就顺便把几个常用的变量学习了下，顺便总结了下记忆方法，感觉记住它们并不难，特把方法分享给大家。 变量定义： $^ 所有的依赖目标的集合。以空格分隔。如果在依赖目标中有多个重复的，那个这个变量 会去除重复的依赖目标，只保留一份。   $@ 表示规则中的目标文件集。在模式规则中，如果有多个目标，那么，
Makefile
F__pj的博客
08-05 259
1、Makefile的作用和意义 工程项目中c文件太多管理不方便，因此用Makefile来做项目管理，方便编译链接过程。 uboot和linux kernel本质上都是C语言的项目，都由很多个文件组成，因此都需要通过Makefile来管理。所以要分析uboot必须对Makefile有所了解。 2、目标、依赖、命令 目标就是我们要去make xxx的那个xxx，就是我们最终要生成的东西。 依赖是用来生成目录的原材料 命令就是加工方法，所以make xxx的过程其实就是使用命令将依赖加工成目标的过程。
Makefile中的$@, $^, $&lt； , $ , $%, $+, $
2401_85013850的博客
05-15 945
在Makefile中，它被展开为已经存在的、使用空格分开的、匹配此模式的所有文件列表。3：Makefile使用%=main进行替换后，命令变成了sed ‘s,(main).o[ :]*,\1.o main.d ： ，g’ < main.pid > main.d;4 ： 通过sed的正则表达式，输入的main.o:main.c defs.h被替换成了main.o main.d : main.c defs.h。[address[,address]]：是指要处理的行的范围，在这次的操作中采用的是默认值。
Makefile的简单使用
Heavysea的博客
09-10 188
Makefile核心规则 目标文件（target)… : 依赖文件(prerequiries)… tab键+ 命令（command） 如果依赖文件比目标文件更加新，那么执行命令来重新生成目标文件 举例： a.c #include <stdio.h> int main() { func_b(); return 0; } b.c #include <stdio.h> void func_b() { printf("this is
详解Makefile 函数的语法与使用
winownfuture的专栏
09-25 1005
详解Makefile 函数的语法与使用 使用函数: 在Makefile中可以使用函数来处理变量，从而让我们的命令或是规则更为的灵活和具有智能。make所支持的函数也不算很多，不过已经足够我们的操作了。函数调用后，函数的返回值可以当做变量来使用。 一、函数的调用语法 函数调用，很像变量的使用，也是以“$”来标识的，其语法如下： $(<function> <arguments> ) 或是 ${<function> <arguments>} 这里，.
Makefile讲解
GYFsix的博客
06-06 159
Makefile快速入门
Makefile中文解读
05-17
Makefile是用于自动构建和编译软件的配置文件，通过make命令来读取和执行Makefile中的规则和指令。下面将详细介绍Makefile的基本概念和使用方法。 1. 关于程序的编译和链接 在编译和链接程序时，需要将源代码文件...
makefile makefile makefile
最新发布
07-19
### 相关知识点 ...综上所述，Makefile 是软件项目中不可或缺的一部分，它不仅简化了构建过程，还提高了开发效率。了解和掌握Makefile的基本概念和高级技巧对于任何软件开发者来说都是非常重要的。
中型Makefile的模板
09-14
在软件开发过程中，`Makefile` 是一个至关重要的文件，它定义了编译、链接和其他构建过程的规则。尤其在大型或中型项目中，一个有效的 `Makefile` 能帮助开发者高效地管理代码，自动化编译过程。下面将详细讨论 `...
Makefile文件例程于工程模板
12-23
在这个"Makefile文件例程于工程模板"压缩包中，提供了6个逐步进阶的Makefile示例，从基础到复杂，适合初学者学习和理解Makefile的编写以及在中小型项目中的应用。 1. **Makefile基本结构** Makefile通常由目标、...
makefile下$^,$@,$?,$<,$(@D),$(@F)定义使用详解
TH_NUM的博客
01-18 6069
变量定义： $^ 所有的依赖目标的集合。以空格分隔。如果在依赖目标中有多个重复的，那个这个变量 会去除重复的依赖目标，只保留一份。 $@ 表示规则中的目标文件集。在模式规则中，如果有多个目标，那么，"$@"就是匹配于 目标中模式定义的集合 $? 所有比目标新的依赖目标的集合。以空格分隔。 $&lt; 依赖目标中的第一个目标名字。如果依赖目标是以模式（即"%"）定义的，那么"$&lt;"将 是符合模...
makefile下$(wildcard $^),$^,$@,$?,$<,$(@D),$(@F)
abcd1411210488的博客
12-08 240
makefile下$(wildcard $^),$^,$@,$?,$<,$(@D),$(@F)代表的不同含义$(filter-out $(PHONY) $(wildcard $^),$^)常用用法为$(wildcard *.c)表示列举当前目录下的所有.c文件这里$^因为会包含依赖的文件名,如果包含的该文件存在,那么将返回其含路径的文件名所以$(wildcard $^)就是用来过滤...
写Makefile（三）
小蜜蜂的专栏
04-28 1529
 前面写了“写Makefile（二）”，现在对前面的Makefile作一个改进。 现在源文件有三个，分别是:main.cpp,tdes.c和tdes.h，Makefile内容如下：CC=aCCDEFS=-AA -gINCLUDES= -I. LINKFLAGS=$(DEFS)LIBS=TARGET=mainDEFINES= $(DEFS) $(INCLUDES)
Linux Shell 中各种括号的使用: ${ }、$( )、` `、$[ ]、$(( ))、[ ]、[[ ]]、(( ))
darling_user的博客
02-24 1253
1、 ${} : 引用变量，还有一些其他的功能： ​fname=/aa1/aa2/aa3/dd.ee.txt #: 从左边开始找起。##就是从那一边找起的最后一个 ${fname#*/} 去掉左边第一个 / 及其左边的字符串：aa1/aa2/aa3/dd.ee.txt ${fname##*/} 去掉左边最后一个 / 及其左边的字符串：dd.ee.txt ${fname#*.} ...
Makefile入门二、理解$@、$^和$<
热门推荐
hjxu2016的博客
09-29 2万+
文章目录一、理解\$@、\$^、\$<的含义二、举例 前面简单记录了一下Makefile中helloworld的用法，这次来理解一些$@、$^、$<的含义 一、理解$@、$^、$<的含义 $@ 表示目标文件 $^ 表示所有的依赖文件 $< 表示第一个依赖文件 $? 表示比目标还要新的依赖文件列表 二、举例 工作作用，将头文件放在include文件夹，cpp文件放在s...
Makefile中的‘$’字符
Zx13170918986的博客
08-17 1967
注意 makefile 执行时默认调用的是 bashrc，所以需要将 GOPATH 在bashrc中引入，如果只在profile中export的话，makefile时 $$GOPATH 为空。makefile中的$字符是个变量转义字符，例如放在变量前面，变量名最好用括号括起来。如果想要使用系统的环境变量的话就必须要使用双$，例如。...
Makefile中的$$
gzxb1995的博客
03-13 7338
1 $$的用处 在uboot/kernel的顶层Makefile中我们可以看到，当执行make时同时传入多个目标是这样处理的： __build_one_by_one: $(Q)set -e; \ for i in $(MAKECMDGOALS); do \ $(MAKE) -f $(srctree)/Makefile $$i; \ done 其中的$$i比较奇怪，Makefile引用变量只需要一个$符号就够了，为什么这里要两个呢？因为变量i是在shell的for循环中定义的，是属于shell中的
inux下C语言编程基础知识
jiaoxiaomin的专栏
09-13 956
   inux下C语言编程基础知识    这篇文章介绍在LINUX下进行C语言编程所需要的基础知识。在这篇文章当中，我们将会学到以下内容：  -源程序编译 
GNU makefile中文手册详细解读
- **重载另外一个makefile**：解释了如何使用`-f`选项指定不同的Makefile。 - **make如何解析makefile文件**：深入解析make解析Makefile的步骤，包括变量赋值、条件语句和规则定义。 ### 第四章：Makefile的规则 - ...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值