自定义博客皮肤VIP专享

*博客头图:

格式为PNG、JPG,宽度*高度大于1920*100像素,不超过2MB,主视觉建议放在右侧,请参照线上博客头图

请上传大于1920*100像素的图片!

博客底图:

图片格式为PNG、JPG,不超过1MB,可上下左右平铺至整个背景

栏目图:

图片格式为PNG、JPG,图片宽度*高度为300*38像素,不超过0.5MB

主标题颜色:

RGB颜色,例如:#AFAFAF

Hover:

RGB颜色,例如:#AFAFAF

副标题颜色:

RGB颜色,例如:#AFAFAF

自定义博客皮肤

-+
  • 博客(1)
  • 收藏
  • 关注

原创 ZYNQ设计中关于时钟设计错误问题

所以我们还需要再理解一下手册与原理。之前打开器件手册发现差分晶振有这么几种信号类型。查找关于这几类信号的知识,原文链接如下:差分晶振_LVDS/LVPECL/HCSL/CML模式-CSDN博客(77 封私信 / 80 条消息) 什么是PECL电平 - 知乎 (zhihu.com)我就不全复制过来了,里面有解释关于差分晶振与PECL电平的详细内容,方便我们日后查看。

2023-11-09 16:06:43 181 2

LVDS CML PECL 的相互连接

LVDS CML PECL 的相互连接设计,包含内容较全

2023-12-25

nvSRAM STK14CA8电路设计

包括nvSRAM的电路设计与HSB引脚作用详细介绍

2023-11-24

Artix 7A50T原理图

AVNET Artix 7A50T原理图,包含有关FPGA、以太网、串口、JTAG、EEPROM、DDR3、SPI FLASH以及电源设计。

2023-11-24

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

提示
确定要删除当前文章?
取消 删除