DDR3
关注
分享
扫一扫
文章平均质量分 78
十年老鸟
十年FPGA码农，十年陈酿十年香！
我的资源分享位置在面包多，欢迎大家浏览 https://mbd.pub/o/author-bGySlXFkaw==/work
展开
-
Xilinx DDR3学习总结——3、MIG exmaple仿真
前言仿真前面我们直接把exmaple例程稍加修改就进行了抢先上板测试，证明了MIG模块工作时正常的，但后续如果需要添加读写功能的话，还是需要先进行仿真，因此我们还是先要把modelsim仿真弄起来。原创 2023-08-12 20:08:42 · 1021 阅读 · 0 评论 -
Xilinx DDR3学习总结——2、MIG exmaple直接上板
前言修改内容上板上一篇，我们生成了一个example，example的测试激励看起来都比较复杂，仿真先不看，实际上，这个example稍加改动就可以直接上板了。这里我们就是查看MIG IP输出的init_calib_complete信号。原创 2023-08-12 19:34:35 · 1438 阅读 · 0 评论 -
Xilinx DDR3学习总结——4、添加读写功能
前言APP端口读写测试前面modelsim已经仿真成功了了DDR3的初始化，但其他端口都设置成了0，现在就需要对其读写端口进行操作了。原创 2023-08-12 20:53:03 · 954 阅读 · 0 评论 -
Xilinx DDR3学习总结——1、MIG核设置
前言开发板 DDR信息MIG 设置话说之前从来没有使用过DDR，工作中的项目都是流式处理的，没有一个大存储的需求，应该图像处理中DDR用的会比较多一些，但是一个这么常用的东西不预先学习一下也不像话，在这里，也就记录一下学习的过程。参考其他优秀的博主的文章，现学现会。原创 2023-08-12 16:52:55 · 1506 阅读 · 0 评论