- 博客(1175)
- 收藏
- 关注
RSS订阅转载 FINN：FPGA AI 推理新范式 —— 定制化、高性能、量化神经网络编译器框架
FINN 是一个由 Xilinx（现 AMD Research）集成通信与 AI 实验室开源的机器学习框架，它提供了一个端到端的方案，用于探索和实现 量化神经网络（QNN）在 FPGA 上的高效推理加速器。FINN 内置大量基于 Vitis HLS 和 RTL 的流式组件模板，每个组件代表神经网络中的一层，如卷积、线性层等，这些模块可以按需组合生成硬件设计。与传统库不同，FINN 不只是一个简单的硬件调用层，而是 编译器级框架：即输入网络模型，输出完整可合成的硬件设计。
2025-12-26 13:30:12
7
原创 FPGA设计必备实战指南——《FPGA高手设计实战真经100则》
通过网盘分享的文件：FPGA高手设计实战真经100则 [（美）斯塔维诺夫著][电子工业出版社][2013.10][392页].pdf等2个文件 链接: https://pan.baidu.com/s/1qGx9zl2LYYTUe4xObp2pEw?《FPGA高手设计实战真经100则》是一部结合实践与理论的实战指南，适合FPGA设计的各个层级的工程师与学习者。全面覆盖FPGA设计关键领域：从设计工具使用到时钟设计、功耗优化等11个方面，帮助读者全面掌握FPGA设计技巧。设计验证、仿真、测试平台设计。
2025-12-24 13:31:05
290
转载 处理MultiBoot升级半程掉电的原理和最基本方法
假设FPGA已经正确接收了一个指令字，比如TIMER写指令，由于配置控制器其实是一个状态机，那么它此时进入等待TIMER的具体数值写入的状态了。没有同步字，配置控制器不会去读这些数据，也就不存在给指令字写入了错误数据，或者缺失指令对应数据而循环等待的场景了。配置控制器不会挂死，golden或者header里面的原来的timer仍然生效，在其时间耗尽而未找到同步字（意味着没找到新的image）情况下，回跳会正确发生。基于上述两点讨论，我们给客户的“升级掉电场景“处理的最多的建议就是升级文件倒着写。
2025-12-22 13:30:28
14
转载 把 Vivado 项目放心交给 Git：一篇 FPGA 工程师必读的实战指南
此外还加入了 自定义 RTL 文件，通过 UART 提供 AXI 访问，用来演示 自定义 RTL 与 IP 设计共存 的情况。只要我们保存 .srcs 目录 + .xpr 工程文件，就可以在任何地方完整重建 Vivado 工程。当然，在使用 Vivado 时，我们不仅需要处理源代码控制，还需要处理以 IP 为中心的设计产品。好消息是，从 Vivado 2022.1 开始，这一切已经变得非常清晰、也非常容易。此时在 GitHub 网页上，就可以看到完整的 Vivado 工程源文件了。
2025-12-19 09:00:42
32
转载 SDR Data Reception with Per-Bit Deskew（逐位去偏斜的SDR数据接收）
如果使用的是非差分输入（比如 CMOS 单端），那这套双 ISERDES 的架构可能会资源不足，此时你可能只能做通道级 deskew，无法做到 per-bit。如果每个通道都对自己的数据做 Bitslip，万一某个通道刚好对齐到一个完整字（偏移了 7 bit = 1 word），那么各通道虽然帧头对了，但它们对应的实际“帧”却不一致。，并自动调节采样延迟，使采样点处于数据眼图的中心，从而实现稳定接收。
2025-12-19 09:00:42
29
转载 2025年12月CPU（台式、笔记本）、显卡（台式、笔记本）天梯图
声明：我们尊重原创，也注重分享；文字、图片版权归原作者所有。想要了解FPGA吗？这里有实例分享，ZYNQ设计，关注我们的公众号，探索。
2025-12-18 09:02:06
427
转载 老美的3D芯片居然都出来了
将前沿的学术概念转化为商业晶圆厂能够生产的产品是一项巨大的挑战，”论文合著者、SkyWater Technology公司技术开发运营副总裁马克·尼尔森表示，“这表明，这些先进的架构不仅在实验室中可行，而且可以在国内大规模生产，而这正是美国保持半导体创新领先地位所需要的。通过大幅缩短数据传输距离并增加更多垂直路径，该芯片可以同时实现更高的吞吐量和更低的单次操作能耗，而这对于传统的扁平化架构而言，长期以来都被认为是难以企及的。对更高、未来版本（具有更多堆叠的内存和计算层）的模拟表明，性能提升将更加显著。
2025-12-17 09:00:36
19
转载 拆解百元无人机：图传、光流、气压计一个不少！
前段时间玩手机时看到一个无人机做的不错，最重要的是桨叶做了完整的防护。前段时间玩手机时看到一个无人机做的不错，最重要的是桨叶做了完整的防护。想要了解FPGA吗？仔细看，从飞控到每个电调板，都有三根线，分别是红色电源、黑色地、白色。我以为这里面还有一个电池管理电路板，但是很不幸，里面没有。，这器件我没搜到是什么型号，理论上应该是一颗单片机，接收。这是摄像头，看着一般，所以测试我都没测试。遥控器不拆解也说不过去了。
2025-12-17 09:00:36
29
原创 图书推荐|FPGA从入门到精通.实战篇 (至芯科技)
这本由至芯科技教研组打磨整理的入门教材，正是为你准备的“一条学习路径”——从软件安装、工具使用、常用语法入手，逐步过渡到 IP 调用、外设驱动和大量实战项目。内容全部取材于教研组在高校的真实授课与规范化设计流程，强调“设计思路与方法”，实战性强、可移植性高，能显著缩短二次开发周期。如果你想把课堂上的 HDL 知识真正变成能跑在板子上的工程项目，这本以实战为导向、强调设计思路与方法的教材，将是你入门与进阶的最佳伴侣。高可复用代码：书中大量模块经过工程验证，便于移植到你的项目中，省时省力。
2025-12-16 09:01:31
409
转载 vivado综合过程中的过约束问题
Xilinx官方推荐通过set_clock_uncertainty命令实施过约束，其核心优势在于不会改变设计中的时钟周期、占空比参数，也不会破坏不同时钟之间已定义的时序关系，能在不影响基础时钟架构的前提下优化时序收敛。是Vivado中用于描述时钟时序不确定性的约束命令，核心作用是给时钟路径增加“额外余量”，既可以用于常规时序分析(模拟时钟抖动、误差)，也可以用于过约束优化(收紧时序预算)。用于模拟时钟的抖动、相位误差等物理不确定性，是设计的 “真实约束”，不需要回滚。想要了解FPGA吗？
2025-12-15 13:30:18
27
转载 00后大模型实习生「扒光」豆包手机！千字实测揭秘
测试中，博主给出一个模糊指令「验证码有什么数学特征」，Agent没有暴力做OCR全屏，而是Client向Server发起请求，整个系统授权部分，可能形成了一个RAG-MCP。它会从文档中提取信息，在Photos中观察内容，在浏览器中总结网页，在Adobe Acrobat读取PDF，并在PPT中创建文件，最后通过Teams发送。他开启了B站画中画模式，然后让Agent操作主屏，中途再截屏，结果发现，AI截到的画面只有主应用的界面，完全没有悬浮窗。同时，LLM具备了更长上下文，可以记住跨越多步的任务。
2025-12-12 09:00:22
38
原创 图书推荐|基于FPGA的嵌入式图像处理系统设计
基于FPGA的嵌入式图像处理系统设计》——用硬件思维重塑图像处理能力，让算法不仅正确，而且更快。FPGA 原理、架构、供应商、功耗 / 时钟 / 互连等关键要素，为算法上硬件建立理解基础。📘 《基于FPGA的嵌入式图像处理系统设计》——一本真正能把图像算法“搬”进硬件的经典著作。📘 《基于FPGA的嵌入式图像处理系统设计》——一本真正能把图像算法“搬”进硬件的经典著作。从需求 → 算法 → 结构 → 映射 → 调试，提供真正工程化的开发路线图。从串行→并行，从算法→硬件结构，从理论→工程落地。
2025-12-11 09:00:32
331
转载 RapidIO/SRIO 入门之什么是SRIO
Xilinx SRIO IP核的事务类型覆盖了从高效硬件控制到灵活软件交互的全场景需求，用户需根据延迟、带宽、可靠性等指标选择合适类型。支持事务：NWRITEs、NWRITE_Rs、SWRITEs、NREADs、RESPONSEs（不含维护事务响应）、门铃事务。想要了解FPGA吗？：描述设备级接口细节（包传输机制、流控、电气特性、低级错误管理）。为 8 字节（双字），需根据数据量是否小于 8 字节分别处理。
2025-12-10 13:30:50
28
转载 2025年11月 手机处理器性能排行榜，最新CPU/GPU性能跑分天梯图
声明：我们尊重原创，也注重分享；文字、图片版权归原作者所有。想要了解FPGA吗？这里有实例分享，ZYNQ设计，关注我们的公众号，探索。
2025-12-01 13:30:46
742
转载 Vitis HLS 断点调试
左上角绿色箭头是开始debug按钮，下方依次是continue，pause，step over，step into，step out，restart，stop。而断点调试又是其中常见的调试手段，本文就简单介绍一下Vitis HLS断点调试的方法。添加方式是：在代码标号的左边，左键点击可以生成红色的断点，再点击则取消断点。想要了解FPGA吗？这里有实例分享，ZYNQ设计，关注我们的公众号，探索。
2025-11-28 09:00:55
62
原创 图书推荐|Vivado Tcl零基础入门与案例实战
通过网盘分享的文件：Vivado Tcl零基础入门与案例实战 (高亚军) .pdf 链接: https://pan.baidu.com/s/1L4ctPgfbHMPvWRyBl8T83Q?作者高亚军——Xilinx 原资深战略应用工程师、FPGA 设计优化与时序收敛专家，用他十余年的工程实战经验，将 Tcl 与 Vivado 深度结合，让它成为 FPGA 工程师手中的“生产力加速器”。这不是一本讲语言的小册子，而是一本能让工程师工作效率倍增的 Tcl/Vivado 实战指南。
2025-11-27 13:30:43
385
转载 不用 JTAG 也能刷 FPGA：TinyFPGA-Bootloader 让比特流加载更简单
这对于教学、原型开发、板卡小批量生产都是一个极佳选择。而 TinyFPGA‑Bootloader 项目正是为了解决这个痛点——它是一个 开源的 USB 引导加载器（bootloader）IP，可直接在 FPGA 的可编程逻辑中实现，从而以 USB 虚拟串口的形式向 SPI Flash 编程上传比特流。功能：通过 USB 虚拟串口（USB CDC）将主机侧的命令发送至 FPGA 内部的 bootloader，再由 bootloader 内部桥接至 SPI Flash，从而完成 FPGA 配置或用户镜像加载。
2025-11-26 13:30:26
44
转载 AXI4-Stream Accelerator Adapter IP (PG081) 详细介绍
根据 PG081 和相关资源利用文档（、），AXI4-Stream Accelerator Adapter IP 的资源占用取决于配置参数（如通道数、数据宽度等）。：支持多达 8 个 Stream-to-Memory（S2M）、Memory-to-Stream（M2S）和 Memory-to-Memory（M2M）通道。声明：我们尊重原创，也注重分享；文字、图片版权归原作者所有。：设置 AXI4-Stream（32/64/128/256 位）和 BRAM/FIFO（8/16/32/64 位）数据宽度。
2025-11-26 13:30:26
35
转载 为什么越来越多 FPGA 项目开始依赖 MicroBlaze V？深度解析
这让整个逻辑变得更灵活、更直观，也更容易修改，尤其是在项目末期不可避免的“最后一分钟更改”发生时，这种方式能显著降低风险。MicroBlaze V 基于 RISC-V RV32 架构，但它不仅可配置外设与接口，还可以选择指令集扩展，以及处理器内部架构，比如流水线深度。在最小配置下，MicroBlaze V 的资源占用非常小，却能轻松实现许多 FSM 很难维护的复杂功能。事实上，MicroBlaze V 的可配置性非常高，可以根据应用需求高度裁剪资源，从而大幅减小占用。一个非常常见的现象是：设计者常常用。
2025-11-24 13:31:05
58
转载 FPGA硬件开发-XPE工具的使用
Xilinx Power Estimator（XPE）是 FPGA 电源设计前期不可或缺的工具，通过直观的 Excel 界面和精确的功耗模型，帮助工程师快速建立合理的电源预算。正确使用 XPE 需要注意器件选择、参数配置和报告解读等关键环节，同时应认识到其作为前期估算工具的局限性，与后期的 Power Analyzer 和实际测试相结合，才能设计出稳定可靠的 FPGA 电源系统。同时，应考虑一定的设计余量（通常为 20-30%），以应对实际工作中的功耗波动。XPE 生成的功耗报告是电源设计的重要依据。
2025-11-24 13:31:05
59
原创 图书推荐|Vivado 从此开始（进阶篇）
通过网盘分享的文件：Vivado从此开始（进阶篇）_高亚军 (作者) _2020年1月第1版_k.pdf 链接: https://pan.baidu.com/s/1vUV-IOkrot42rZPO363-_g?本书共 7 章，覆盖了从综合到实现、从约束到时序收敛、从结构化设计到 SSI 器件布局规划的完整技术体系。最大的特点是： 所有内容都来自作者多年工程经验的凝练，而不是工具说明的简单总结。如果你也有上述疑问，那么高亚军老师的《Vivado 从此开始（进阶篇）》一定会给你非常扎实的答案。
2025-11-20 09:00:22
558
转载 Xilinx FPGA串行通信协议深入分析
例如，在一个图像处理项目中，通过使用PCIe协议，FPGA能够以极低的延迟接收来自PC的图像数据，并进行实时处理。例如，在FPGA间高速串行数据交换的应用中，Aurora协议通过简化的设计流程和较低的开发门槛，帮助工程师迅速搭建起高效的通信链路。在FPGA系统中，PCIe被广泛地用于实现高速的数据交换和I/O操作，特别是在需要处理大量数据流的场景中，如图像处理、数据采集、存储系统等。虽然PCIe支持非顺序的数据传输，但在某些情况下，为了保证数据的一致性和程序的正确性，需要对特定的事务进行顺序管理。
2025-11-19 13:31:05
66
转载 图形处理中常用的滤波算法
在频率域进行去噪，假设图像和噪声均为随机过程，通过最小化均方误差来恢复图像。想要了解FPGA吗？这里有实例分享，ZYNQ设计，关注我们的公众号，探索。使用Sobel算子计算图像的一阶梯度，分别计算x和y方向的梯度。与Sobel类似，但使用不同的核，对梯度的响应更敏感。与均值滤波类似，但可以归一化，计算邻域像素的平均值。比Sobel算子有更高的精度，尤其对3x3的核。：简单，计算速度快，但去噪的同时会模糊图像。
2025-11-17 13:30:47
50
原创 图书推荐|Verilog编程艺术
Verilog 编程艺术》是一部面向数字 IC/FPGA 开发者的高质量 Verilog 编码实践指南，全书围绕 “如何写出高质量、可综合、可维护、工程级的 Verilog 代码” 展开，涵盖设计原则、语言特性、工程方法、复杂语句、时序模型、验证方法等多个方面。作者魏家明拥有多年前端设计经验（RTL 设计、验证、综合、STA 等），将真实项目中的经验与规范方法结合，使本书既能作为学习教材，也可作为工程参考。Verilog 的事件调度、阻塞/非阻塞赋值是写出“不会出Bug的RTL”的关键。
2025-11-14 09:01:05
747
转载 硬件高效乘法器：4 位乘法在 Xilinx FPGA 上只用 11 个 LUT，延迟仅 2.75 ns
随着 IoT、边缘计算等应用对低位宽、高并行、高效率算术运算的需求攀升，基础算术电路，如 4 位乘法，如何在 FPGA 上做到“资源最小化＋速度极致”便成为一道新的挑战。来自日本信州大学（Shinshu University）研究团队的最新设计中，一个专为 Xilinx 7 系列 FPGA 量身打造的 4 位乘法器使用了仅 11 个 LUT + 2 个 CARRY4 块，关键路径延迟达到 2.75 ns。虽优化效果显著，但 4 位乘法的位宽较低，实际系统中还需考虑数据宽度、流水线结构、并行度、资源共享等。
2025-11-13 13:30:33
56
转载 教程视频｜AMD 嵌入式开发框架（EDF）：加速您的嵌入式之旅！
AMD 提供 EDF Linux 操作系统和嵌入式开发框架 (EDF)，这是一个基于 Yocto Project 的环境和 Linux 发行版，包含来自我们 GIT 库中的源代码和 Yocto 方案文件，通过内部构建系统或第三方工具为 AMD 芯片提供 Linux 支持。AMD PetaLinux 工具和 BSP 已被基于 AMD 嵌入式开发框架 (EDF) Yocto Project 的工具和镜像逐步取代，EDF 首次随 AMD Vivado™ 设计套件 2025.1 版本同步发布。想要了解FPGA吗？
2025-11-13 13:30:33
118
原创 图书推荐|典型密码算法FPGA实现
全书系统地介绍分组密码、公钥密码、Hash、数字签名等典型密码算法的 FPGA 实现，是一本兼具学术深度与工程可操作性的密码硬件开发手册。通过网盘分享的文件：典型密码算法FPGA实现 (杨亚涛，李子臣编著).pdf 链接: https://pan.baidu.com/s/1TO35VkT1HTVVKv1FuM6YKw?与许多偏理论或过时的 FPGA 教材不同，《典型密码算法FPGA实现》最大的价值是——工程可用性极高。《典型密码算法FPGA实现》——一本将密码学推向硬件世界的实用指南。
2025-11-12 13:31:01
497
转载 AMD Vitis™ AI 5.1 – 测试版现已开放下载
如需支持，请联系您当地的 AMD 销售代表，或在 Vitis AI 和 AI 社区论坛上提问，期待您的使用反馈。AMD Vitis™ AI 5.1全新发布——新增了对 AMD Versal™ AI Edge 系列神经网络处理单元 (NPU) 的支持。Vitis AI 包含优化的 NPU IP、模型编译工具和部署 API，可在嵌入式平台上实现可扩展的高性能推理。声明：我们尊重原创，也注重分享；想要了解FPGA吗？
2025-11-04 13:30:37
65
转载 基于FPGA的红外图像增强-Gamma校正方法
然而，由于外部环境和探测器硬件性能影响，红外图像可能存在过曝光和欠曝光的情况，进而导致图存在过亮和过暗的情况，影响图像质量因此，需要对采集到的红外图像进行二次处理，实现图像的亮度和对比度改善。当校正系数大于1时，将对图像亮部进行压缩，图像整体变暗，当校正系数小于1时，将对图像暗部进行增强，图像整体变亮。图3 FPGA上实现红外图像的伽马校正（校正系数大于1），左图为输入图像，右图为校正后图像。FPGA上实现红外图像的伽马校正（校正系数小于1），左图为输入图像，右图为校正后图像。图1 伽马校正曲线图。
2025-10-30 13:30:34
126
转载 全球首颗WiFi 8芯片，博通发布
博通的 Wi-Fi 8 解决方案将先进的调度技术与 Wi-Fi 8 功能相结合，即使在充满挑战的操作环境中以及跨多种设备和应用的情况下，也能确保更快的速度、更长的覆盖范围、优化的频谱利用、减少争用以及可预测的性能。在较旧的 Wi-Fi 环境中，高带宽数据流、实时游戏和持续的 AI 推理的混合使用可能会导致卡顿、缓冲，甚至在最糟糕的时刻丢包。它以 Wi-Fi 6 和 7 为基础，专为我们现在的生活和工作方式而设计：大规模的可靠性能、一致的低延迟和上行链路速度，以满足未来 AI 驱动体验的需求。
2025-10-28 13:30:34
161
原创 图书推荐|FPGA设计：基于团队的最佳实践
通过网盘分享的文件：FPGA设计——基于团队的最佳实践.pdf (美）辛普森 （Simpson， P. ）著；另，本文分享资源只为了学习沟通，切勿商用，商用引起的任何纠纷与本公众号无关~它不是教你写更“花”的HDL，而是教你如何让团队的FPGA设计少出错、多交付。可以说，从立项到交付，你能想到的每一个环节，它都在讲“怎么做才是正确的”。其实，这些问题的根源，并不在技术难度，而在团队协作与设计流程。《FPGA设计：基于团队的最佳实践》是这门艺术最好的入门读物。想从“写代码的人”成长为“设计方法的掌控者”；
2025-10-27 13:30:37
580
转载 基于FPGA的CLAHE图像增强算法设计
CLAHE图像的区域划分一般按照偶数进行划分，一般按照8*8进行图像区域划分的。为了减少图像处理时 CLAHE 算法的计算次数，通常对图像进行划分区域处理，使用插值算法求解部分像素。CLAHE图像增强算法又称为对比度有限的自适应直方图均衡算法，其算法原理是通过有限的调整图像局部对比度来增强有效信号和抑制噪声信号。通过对图像进行仿真验证，效果与matlab处理的效果相近，证明了FPGA实现该算法是可以的。clahe_data_cal模块的作用实现对分模块数据的映射计算。CLAHE图像算法的FPGA实现。
2025-10-24 13:30:29
107
转载 FPGA：XILINXFPGA产品线以及器件选型建议
以下内容基于Xilinx FPGA的最新信息，涵盖产品系列、特性及选型指导。Xilinx FPGA产品线覆盖从低成本到高性能的广泛应用场景，主要分为以下几个系列：Spartan、Artix、Kintex、Virtex、Zynq SoC以及Versal ACAP（自适应计算加速平台）。28nm：Spartan-7、Artix-7、Kintex-7、Zynq-7000，性价比高，适合传统应用。16nm：UltraScale+系列（Artix、Kintex、Virtex、Zynq），高性能、低功耗。
2025-10-23 13:30:43
209
原创 图书推荐|AMD FPGA设计优化宝典：面向Vivado System Verilog
前段时间，我们介绍过《AMD FPGA设计优化宝典：面向Vivado/VHDL》，那本书以VHDL语言为主线，深入讲解了FPGA结构、代码风格与设计收敛方法，让不少使用VHDL的工程师直呼“终于有系统教材了”。而今天要推荐的这本—— 《AMD FPGA设计优化宝典：面向Vivado/SystemVerilog》， 可以说是同一体系下的“姊妹篇”，但同时更贴近国内主流工程师的设计习惯。对于使用Vivado的开发者来说，这本书，不仅是一本教程，更是一份系统化的优化指南。时钟偏移、抖动与规划的系统方法。
2025-10-22 13:30:56
891
转载 AMD最新专利：内存带宽翻倍！
然而，AMD 的最新专利展示了一种更直接的技术路径，成功将 DDR5 内存带宽输出翻倍，该技术被其命名为 “高带宽 DIMM”（HB-DIMM）。专利显示，HB-DIMM 技术的核心并非优化 DRAM 本身 —— 通过简单的时序重调和多路复用，内存带宽从每引脚 6.4 Gb/s 提升至 12.8 Gb/s，实现输出翻倍。HB-DIMM 方案的突破性在于，它无需依赖 DRAM 硅片工艺进步，即可实现内存带宽的翻倍提升，这一思路为未来内存技术发展提供了新的可能性。想要了解FPGA吗？
2025-10-21 13:30:48
71
原创 图书推荐|AMD FPGA设计优化宝典-面向Vivado/VHDL
本书基于 AMD Xilinx FPGA 最新架构（7系列、UltraScale/UltraScale+、Versal ACAP）， 涵盖 RTL 编写风格、时序优化、布线拥塞分析等关键主题。“这本书的价值，不在于让你写出能跑的代码， 而是让你写出能过 timing、能被复用、能被量产的代码。📘 这不是一本“工具教程”， 而是教你如何让 FPGA 设计更优雅、更工程化的“方法论”。而如何从“能实现”到“能优化”，正是 FPGA 工程师成长的关键分水岭。译码器/编码器、加法器、移位器、奇偶校验等逻辑风格。
2025-10-20 13:30:56
852
转载 FPGA测试DDR带宽，带宽跑不满的原因有哪些
带宽（GB/s）=数据总线位宽×2×时钟频率÷8 \text{带宽（GB/s）} = \text{数据总线位宽} × 2 × \text{时钟频率} ÷ 8。带宽（MB/s）=总字节数总时间（秒） \text{带宽（MB/s）} = \frac{\text{总字节数}}{\text{总时间（秒）}}AXI-Lite 是低速接口，完全无法测试带宽，必须用 AXI full 或 native 接口。
2025-10-17 13:31:00
125
转载 手机 CPU 天梯图，2025 年 9 月版来了
这款芯片基于台积电第三代 3nm 制程，采用高通自研 Oryon 架构，为 8 核（2+6）全大核 CPU 设计，最高主频 4.61GHz，同时集成新一代 Adreno 840 GPU 与 Hexagon NPU。声明：我们尊重原创，也注重分享；话不多说，以下是芝麻科技讯制作的手机 CPU 天梯图 2025 年 9 月精简版，排名越靠上，性能越强，看看你的手机处理器排名还高吗？：6 核 GPU（96EU/768ALU）、22MB L2 + 32MB SLC 缓存、75.8GB/s 内存带宽，性能更强。
2025-10-16 13:30:57
12572
转载 vivado JTAG链、连接、IP关联规则
ip_associated_rules>标记用于定义首选板接口，或优先级列表可以分配给特定IP上的IP接口的板接口。目前只支持一个名为“default”的规则，因此只能有一对<ip_associated_rule name=“default”></ip_assosiated_rule>板中定义的打开和关闭标记文件。提示：<ip_associated_rules>可以定义多个<ip>标记，标识Vivado ip中的多个ip目录，以及标识单个IP上的不同接口。＜ip＞标记定义了相关规则所应用的ip和接口。
2025-10-15 13:30:29
72
转载 【干货分享】用ECO脚本的方式在网表中插入LUT1
这里带大家一起体验一下Vivado 的ECO流程，以vivado自带的Example Design为例, 直接用TCL命令修改网表，在正常的寄存器路径之间加一级LUT。有时我们需要在设计网表的基础上微调一下逻辑，这样可以无需修改代码，也无需重新做综合，在设计调试中可以节省时间同时维持其他逻辑无任何改动。可以看到这个新创建的LUT1所有端口(Pin)都是悬空的. 接下来的步骤要将这些pin连接到合适的net上.运行以下命令，选中打印出的路径，双击可以查看时序报告，F4 键可以打开这条路径的原理图。
2025-10-10 13:30:24
114
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人