![](https://img-blog.csdnimg.cn/20201014180756923.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
FPGA
文章平均质量分 71
happyzsm75
这个作者很懒,什么都没留下…
展开
-
第三节8-3编码器
第三节8-3编码器真值表如下:din[7] din[6] din[5] din[4] din[3] din[2] din[1] din[0] B2 B1 B01 X X X X X X X 1 1 ...原创 2019-07-08 14:15:38 · 3789 阅读 · 0 评论 -
第一节 FPGA中的基本运算
第一节 FPGA中的基本运算*1、算术运算(按位运算)与&、或|、非~、异或^2、逻辑运算与&&、或||、非!下面来看程序,看他们分别会产生什么电路?`module and_gate(input wire a,input wire b,output wire s);assign s=a&b;endmodule二输入与门,输入位宽1bi...原创 2019-07-05 17:05:08 · 4173 阅读 · 0 评论 -
第二节 FPGA的modelsim仿真
第二节 FPGA的modelsim仿真第一节我们进行了组合逻辑电路与或非的设计,现在进行仿真。我们一般所进行的仿真是功能仿真,也叫前仿真。首先先看缩减运算的仿真,这里需要自己写testbench。笔者用的是ISE,可以直接联合modesim仿真。仿真代码如下:`module vtf_and_gate;// Inputsreg [3:0] a;// Outputswire [1:0] ...原创 2019-07-07 14:24:50 · 1397 阅读 · 1 评论 -
第四节 16位全加器的设计
第四节 16位全加器的设计这节课将要学习一个重要的设计方法,即top to down,从顶层到底层的设计方法。我们将要学习到实例化这个重要方法。一个复杂的系统,总是由许多简单的单元组成的。一个机构也是由许多的科室组成,简单的工作才能组成复杂的网络。先来复习一下加法器的知识吧。A、B是输入,CO是进位,Sum是和。对于半加器来说,Sum是A、B的异或运算。先写顶层模块a...原创 2019-07-16 16:29:00 · 10848 阅读 · 3 评论