归纳历年来相关试题，攻克2019年5月软考!↖(ω)↗ 记得打开大纲进行观看哦，一起加油
1.1 试题1(2018年上半年试题14)
答案：C 采用的是SIMD架构
解析：
一、CPU与GPU的区别是什么？
中央处理器CPU，Central Processing Unit是一块超大规模的集成电路，是一台计算机的运算核心（Core）和控制核心（ Control Unit）。它的功能主要是解释计算机指令以及处理计算机软件中的数据。中央处理器主要包括运算器（算术逻辑运算单元，ALU，Arithmetic Logic Unit）和高速缓冲存储器（Cache）及实现它们之间联系的数据（Data）、控制及状态的总线（Bus）。它与内部存储器（Memory）和输入/输出（I/O）设备合称为电子计算机三大核心部件。
图形处理器GPU，Graphics Processing Unit，又称显示核心、视觉处理器、显示芯片，是一种专门在个人电脑、工作站、游戏机和一些移动设备（如平板电脑、智能手机等）上图像运算工作的微处理器。用途是将计算机系统所需要的显示信息进行转换驱动，并向显示器提供行扫描信号，控制显示器的正确显示，是连接显示器和个人电脑主板的重要元件，也是“人机对话”的重要设备之一。显卡作为电脑主机里的一个重要组成部分，承担输出显示图形的任务，对于从事专业图形设计的人来说显卡非常重要。
CPU和GPU之所以大不相同，是由于其设计目标的不同，它们分别针对了两种不同的应用场景。主要区别如下。
CPU需要很强的通用性来处理各种不同的数据类型，同时又要逻辑判断又会引入大量的分支跳转和中断的处理。这些都使得CPU的内部结构异常复杂。
而GPU面对的则是类型高度统一的、相互无依赖的大规模数据和不需要被打断的纯净的计算环境。
于是CPU和GPU就呈现出非常不同的架构。
其中上图中绿色的是计算单元，橙红色的是存储单元，橙黄色的是控制单元。
GPU采用了数量众多的计算单元和超长的流水线，但只有非常简单的控制逻辑并省去了Cache。而CPU不仅被Cache占据了大量空间，而且还有有复杂的控制逻辑和诸多优化电路，相比之下计算能力只是CPU很小的一部分。
从上图可以看出：
Cache, local memory： CPU > GPU
Threads(线程数): GPU > CPU
Registers: GPU > CPU 多寄存器可以支持非常多的Thread,thread需要用到register,thread数目大，register也必须得跟着很大才行。
SIMD Unit(单指令多数据流,以同步方式，在同一时间内执行同一条指令): GPU > CPU。
CPU有强大的ALU（算术运算单元）,它可以在很少的时钟周期内完成算术计算。当今的CPU可以达到64bit 双精度。执行双精度浮点源算的加法和乘法只需要1～3个时钟周期。CPU的时钟周期的频率是非常高的，达到1.532～3gigahertz(千兆HZ, 10的9次方)。
大的缓存也可以降低延时。保存很多的数据放在缓存里面，当需要访问的这些数据，只要在之前访问过的，如今直接在缓存里面取即可。
复杂的逻辑控制单元。当程序含有多个分支的时候，它通过提供分支预测的能力来降低延时。
数据转发。 当一些指令依赖前面的指令结果时，数据转发的逻辑控制单元决定这些指令在pipeline中的位置并且尽可能快的转发一个指令的结果给后续的指令。这些动作需要很多的对比电路单元和转发电路单元。
GPU是基于大的吞吐量设计。
GPU的特点是有很多的ALU和很少的cache。缓存的目的不是保存后面需要访问的数据的，这点和CPU不同，而是为thread提高服务的。如果有很多线程需要访问同一个相同的数据，缓存会合并这些访问，然后再去访问dram（因为需要访问的数据保存在dram中而不是cache里面），获取数据后cache会转发这个数据给对应的线程，这个时候是数据转发的角色。但是由于需要访问dram，自然会带来延时的问题。
所以与CPU擅长逻辑控制，串行的运算。和通用类型数据运算不同，GPU擅长的是大规模并发计算，这也正是密码破解等所需要的。所以GPU除了图像处理，也越来越多的参与到计算当中来。
GPU的工作大部分就是这样，计算量大，但没什么技术含量，而且要重复很多很多次。就像你有个工作需要算几亿次一百以内加减乘除一样，最好的办法就是雇上几十个小学生一起算，一人算一部分，反正这些计算也没什么技术含量，纯粹体力活而已。
而CPU就像老教授，积分微分都会算，就是工资高，一个老教授资顶二十个小学生，你要是富士康你雇哪个？
GPU就是这样，用很多简单的计算单元去完成大量的计算任务，纯粹的人海战术。这种策略基于一个前提，就是小学生A和小学生B的工作没有什么依赖性，是互相独立的。很多涉及到大量计算的问题基本都有这种特性，比如你说的破解密码，挖矿和很多图形学的计算。这些计算可以分解为多个相同的简单小任务，每个任务就可以分给一个小学生去做。但还有一些任务涉及到“流”的问题。比如你去相亲，双方看着顺眼才能继续发展。总不能你这边还没见面呢，那边找人把证都给领了。这种比较复杂的问题都是CPU来做的。
总而言之，CPU和GPU因为最初用来处理的任务就不同，所以设计上有不小的区别。而某些任务和GPU最初用来解决的问题比较相似，所以用GPU来算了**。GPU的运算速度取决于雇了多少小学生**，CPU的运算速度取决于请了多么厉害的教授。教授处理复杂任务的能力是碾压小学生的，但是对于没那么复杂的任务，还是顶不住人多。当然现在的GPU也能做一些稍微复杂的工作了，相当于升级成初中生高中生的水平。但还需要CPU来把数据喂到嘴边才能开始干活，究竟还是靠CPU来管的。
二、什么是SIMD？
1.2 试题2(2018年上半年试题15)
答案：A
解析：
这一题主要考查的是计算机系统的层次结构，以下内容均取自教材：
计算机系统是一个硬件和软件的综合体，可以把它看做是按功能划分的多级层次结构
（1）硬联逻辑级。这是计算机的内核，由门、触发器等逻辑电路组成。
（2）微程序级。这一级的程序语言是微指令集，程序员用微指令编写的微程序一般直接由硬件执行。
（3）传统机器级。这一级的机器语言是该机的指令集，程序员用机器指令编写的程序可以由微程序进行解释。
（4）操作系统级。从操作系统的基本功能来看，一方面它要直接管理传统机器中的软硬件资源，另一方面它又是传统机器的延伸。
（5）汇编语言级。这一级的机器语言是汇编语言，完成汇编语言编译的程序称为汇编程序。
（6）高级语言级。这一级的机器语言就是各种高级语言，通常用编译程序来完成高级语言翻译的工作。
（7）应用语言级。这一级是为了使计算机满足某种用户而专门设计的，因此这一级的机器语言就是各种面向问题的应用语言。
1.3 试题3(2018年上半年试题16-17)
答案：DB
解析：
根据内容，只有相联存取才是根据内容来访问，其他都是根据存取地址来访问。
使用相联存取只有Cache。
DRAM，随机存取。
EERPROM，随机存取。
CD-ROM，串行存取。
该题主要涉及的范围是存储器系统，以下内容均取自教程
1.4 试题4(2018年上半年试题18)
答案：C
解析：
1.5 试题5(2018年上半年试题49-50)
答案：DC
解析：
首先，先明确一下，这是一道流水线的问题。
磁盘读取缓冲区，缓冲区到用户区是I/O的过程，对数据的处理是CPU的处理的过程。二者之间只能是串行，但是I/O过程与CPU的处理过程之间是可以并行的。假设
把磁盘数据送到缓冲区，花费的时间为Ts，（简记为Ts过程）
把操作系统缓冲区的数据送到用户区，花费的时间为Tm，（简记为Tm过程）
把用户进程对这批数据进行计算，花费的时间为Tc。（简记为Tc过程）
单缓冲的情况如下：
如果是双缓冲的情况下，那么当缓冲区送至用户区这一过程是可以并行，即Tm过程是可以并行的。那么情况如下：
根据上述分析，可得出结论：
1.6 试题6(2017年上半年试题14)
答案：A
解析：
1、生成多项式为1011，4位，所以首先将数据信息左移 4-1=3 位，所以得 1100 000
2、将左移3位后的数据信息，被生成多项式1011相除，采用模2除法，即高位对齐，按位异或
1100 000
1011
——————
0111 000
0101 1
——————
0010 100
0010 11
——————
0000 010
3、所得的3位余数为 010 为校验码，与数据信息1100 构成编码 1100010。故答案为A
1.7 试题7(2017年上半年试题15)
答案C：
首先，请记住各种寄存器的作用：
- 指令寄存器：是临时放置从内存里面取得的程序指令的寄存器，用于存放当前从主存储器读出的正在执行的一条指令。
- 通用寄存器：通用寄存器可用于传送和暂存数据,也可参与算术逻辑运算,并保存运算结果
- 程序计数器：程序计数器是用于存放下一条指令所在单元的地址的地方。当执行一条指令时，首先需要根据PC中存放的指令地址，将指令由内存取到指令寄存器中，此过程称为“取指令”
- 状态寄存器：当前指令执行结果的各种状态信息（条件码）
其次，了解一下CPU执行一条指令的过程：
几乎所有的冯·诺伊曼型计算机的CPU，其工作都可以分为5个阶段：
- 取指令阶段：取指令（Instruction
Fetch，IF）阶段是将一条指令从主存中取到指令寄存器的过程。程序计数器PC中的数值，用来指示当前指令在主存中的位置。 - 指令译码阶段：取出指令后，计算机立即进入指令译码（Instruction Decode，ID）阶段。在指令译码阶段，指令译码器按照预定的指令格式，对取回的指令进行拆分和解释，识别区分出不同的指令类别以及各种获取操作数的方法。
- 执行指令阶段：在取指令和指令译码阶段之后，接着进入执行指令（Execute，EX）阶段。此阶段的任务是完成指令所规定的各种操作，具体实现指令的功能。为此，CPU的不同部分被连接起来，以执行所需的操作。
- 访存取数阶段：根据指令需要，有可能要访问主存，读取操作数，这样就进入了访存取数（Memory，MEM）阶段。此阶段的任务是：根据指令地址码，得到操作数在主存中的地址，并从主存中读取该操作数用于运算。
- 结果写回阶段：作为最后一个阶段，结果写回（Writeback，WB）阶段把执行指令阶段的运行结果数据“写回”到某种存储形式：结果数据经常被写到CPU的内部寄存器中，以便被后续的指令快速地存取。
在指令执行完毕、结果数据写回之后，若无意外事件（如结果溢出等）发生，计算机就接着从程序计数器PC中取得下一条指令地址，开始新一轮的循环，下一个指令周期将顺序取出下一条指令。
1.8 试题8(2017年上半年试题16)
答案：B
解析：
本题考的是流水线技术，那么可以画出图如下
完成这个流水线共需要：（2+1+1+1+1）+（100-1）* 2=204ns
所以吞吐率：（100/(204/109))=490 * 106/s
1.9 试题9(2017年上半年试题17)
答案：D
具体可看考1.4 试题4(2018年上半年试题18)
1.10 试题10(2017年上半年试题18)
答案：A
解析：其实是这道题很简单，答案只能在A、B中选一个。因为两者是冲突的，而且中间没有灰色地带。
C的话，见下述论文
D这个更是无稽之谈了，任意时刻都与主存一致，一起来就要排除的
1.11 试题11(2016年上半年试题15)
答案：A
解析：
1.12 试题12(2016年上半年试题16)
答案：B
LRU和LFU的区别：
LRU是最近最少使用页面置换算法(Least Recently Used),也就是首先淘汰最长时间未被使用的页面!
LFU是最近最不常用页面置换算法(Least Frequently Used),也就是淘汰一定时期内被访问次数最少的页!
可见LRU关键是看页面最后一次被使用到发生调度的时间长短
而LFU关键是看一定时间段内页面被使用的频率!
1.13 试题13(2016年上半年试题17)
答案：C
解析：
1、并行总线是含有多条双向数据线的总线，可同时传输数据的各位，传输速度高，只适合端距离传输，长的话会造成传输错误
2、串行总线只有一条双向数据线或两条单向数据线的总线，速度低，但可支持长距离传输。优点是控制简单方便，但由于所有设备都挂在单一总线上，使这种结构只能分时工作，使系统总体数据传输的效率和速度搜到限制。
1.14 试题14(2016年上半年试题60-61)
答案：AB
解析：
主要解析61空
1、先计算取指令的时间，当命中时，时间为 10 * 98% ，不命中时 为 100 * 2%，两者的和为取指令的时间
2、再计算取数据的时间，同理，当命中时，时间为 10 * 95%，不命中时为 100 *5%，且取数据的概率只有20%，故两者和需要再乘以20%
1.15 试题15(2015年上半年试题14-15)
答案：D
解析：答案见1.1 试题1(2018年上半年试题14)
1.16 试题16(2015年上半年试题17)
答案：C
解析：
按照总线仲裁电路的位置不同，仲裁方式分为集中式仲裁和分布式仲裁两类：
1.集中式总线仲裁的控制逻辑基本集中在一处，需要中央仲裁器，分为链式查询方式、计数器定时查询方式、独立请求方式；
(1) 链式查询方式
链式查询方式的主要特点：总线授权信号BG串行地从一个I/O接口传送到下一个I/O接口。假如BG到达的接口无总线请求，则继续往下查询；假如BG到达的接口有总线请求，BG信号便不再往下查询，该I/O接口获得了总线控制权。离中央仲裁器最近的设备具有最高优先级，通过接口的优先级排队电路来实现。
- 优点: 只用很少几根线就能按一定优先次序实现总线仲裁，很容易扩充设备。
- 缺点:对询问链的电路故障很敏感，如果第i个设备的接口中有关链的电路有故障，那么第i个以后的设备都不能进行工作。查询链的优先级是固定的，如果优先级高的设备出现频繁的请求时，优先级较低的设备可能长期不能使用总线。
(2)计数器定时查询方式
总线上的任一设备要求使用总线时，通过BR线发出总线请求。中央仲裁器接到请求信号以后，在BS线为“0”的情况下让计数器开始计数，计数值通过一组地址线发向各设备。每个设备接口都有一个设备地址判别电路，当地址线上的计数值与请求总线的设备地址相一致时，该设备 置“1”BS线，获得了总线使用权，此时中止计数查询。
每次计数可以从“0”开始，也可以从中止点开始。如果从“0”开始，各设备的优先次序与链式查询法相同，优先级的顺序是固定的。如果从中止点开始，则每个设备使用总线的优先级相等。计数器的初值也可用程序来设置，这可以方便地改变优先次序，但这种灵活性是以增加线数为代价的。
(3)独立请求方式
每一个共享总线的设备均有一对总线请求线BRi和总线授权线BGi。当设备要求使用总线时，便发出该设备的请求信号。中央仲裁器中的排队电路决定首先响应哪个设备的请求，给设备以授权信号BGi。
- 优点：响应时间快，确定优先响应的设备所花费的时间少，用不着一个设备接一个设备地查询。其次，对优先次序的控制相当灵活，可以预先固定也可以通过程序来改变优先次序；还可以用屏蔽(禁止)某个请求的办法，不响应来自无效设备的请求。
2.分布式仲裁不需要中央仲裁器，每个潜在的主方功能模块都有自己的仲裁号和仲裁器。当它们有总线请求时，把它们唯一的仲裁号发送到共享的仲裁总线上，每个仲裁器将仲裁总线上得到的号与自己的号进行比较。如果仲裁总线上的号大，则它的总线请求不予响应，并撤消它的仲裁号。最后，获胜者的仲裁号保留在仲裁总线上。显然，分布式仲裁是以优先级仲裁策略为基础 。
1.17 试题17(2015年上半年试题18)
1.18 试题18(2014年上半年试题14)
答案：C
解析：
首先，先要了解多处理机系统是什么意思
多处理机系统是由若干个处理机系统组合而成，所以实现并不可能是指令级别的
1.19 试题19(2014年上半年试题15)
答案：B
解析：
按Cache地址映像的块冲突概率从高到低的顺序是直接映像、组相联映像、全相联映像。
直接映像是每个主存字块地址映像到Cache中的一个指定地址的方式，硬件简单，地址变换速度快，不需要替换算法，但块冲突概率高，Cache利用率不高。
全相联映像是每个主存地址映像到Cache任何一个地址，块冲突概率低，只有Cache块全部满了才会冲突，但实现复杂，适合小容量cache采用。
组相联映像是直接映像和全相联映像的折衷，将存储空间分组，组间直接映像，组内全相联映像。
1.20 试题20(2014年上半年试题18)
1.21 试题20(2014年上半年试题58-59)
答案：BA
题目59，需要代入公式，假设k=5，n=5，t=1,所以根据公式得出9。注意本题求的是其最大加速比，所以t可以等于1
1.22 试题22(2014年上半年试题60-61)
答案：AA
解析：
赫兹（Hz）是电，磁，声波和机械振动周期循环时频率的单位。即每秒的周期次数(周期/秒)。
1.23 试题23(2013年上半年试题14-15)
1.25 试题25(2013年上半年试题18)
1.26 试题26(2013年上半年试题51-52)
1.27 试题27(2012年上半年试题14-15)
答案：BC
解析：
1.28 试题28(2012年上半年试题18)
答案：D
解析：
1.29 试题29(2012年上半年试题48-49)
答案：CB
解析：
1.30 试题30(2011年上半年试题14)
答案：D
解析：
1、生成多项式系数为差错校验码的值：为10011
2、信息字左移四位：101100000
3、高位异或
101100000
10011
—————
001010000
001001100
—————
000011100
000010011
—————
000001111
故答案为D
1.31 试题31(2011年上半年试题15)
答案：C
解析：
参见1.4 试题4(2018年上半年试题18)
1.32 试题32(2011年上半年试题17)
1.33 试题33(2011年上半年试题18)
答案：B
解析：
1.34 试题34(2010年上半年试题14)
答案：A
解析：
1.35 试题35(2010年上半年试题15)
答案：D
解析：
参见1.4 试题4(2018年上半年试题18)
1.36 试题36(2010年上半年试题16-17)
答案：CB
解析：
1.37 试题37(2010年上半年试题18)
答案：B
解析：
当使用海明码校验后，出错位数为1会变成不出错，那么，内存可靠性为
0.98+0.02 * 80%(变成可靠的)=0.996
1.38 试题38(2010年上半年试题47-48)
答案：BA
解析归纳：
1、使用最短徐怒道时间优先的响应柱面序列故 22->25->18->40->45
2、进程访问的是不同磁道上的不同编号的扇区，旋转调度总是让首先到达读写磁头位置下的扇区先进行传送操作
3、平均移臂距离等于移臂总距离除移臂次数
分享一篇精辟的硬盘介绍文章
马勒戈壁 终于完了一章，一天回顾一次吧，只能，如果你愿意支持我的话
扫一扫
803
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
