2016年10月_HengZo

11月 10月 07月 06月 05月

转载无符号数与有符合数的加法

无符号数与有符合数的加法http://www.cnblogs.com/qiweiwang/archive/2011/03/15/1985040.html

2016-10-29 23:14:36 654

转载序列检测器

引用：http://www.cnblogs.com/qiweiwang/archive/2011/04/18/2019952.html http://www.cnblogs.com/SYoong/p/5953339.html http://www.cnblogs.com/qiweiwang/archive/2011/09/12/2173992.htm

2016-10-29 21:47:41 1338

转载如何處理signed integer的加法運算與overflow? (SOC) (Verilog)

转载：真 OO无双http://www.cnblogs.com/oomusou/archive/2009/10/31/verilog_signed_overflow.htmAbstract若要將原本用軟體實現的演算法用硬體電路實現，馬上會遇到2個很基本的問題：一個是如何處理負數?另一個是如何處理overflow?雖然很基本，但一旦有問題卻很難debug。Intr

2016-10-26 21:39:49 2326

转载如何计算一个有符号数的补码表示？

转载：http://blog.csdn.net/jbb0523/article/details/6668237按照【谭浩强.C程序设计(第三版).北京：清华大学出版社，2005】的第40页至第41页所述，求一个负数的补码的方法如下：【例】求-10的补码的方法如下：1）取-10的绝对值10；2）10的绝对值的二进制形式为1010；3）对1010取反

2016-10-25 21:05:28 2670

原创 Verilog使用有符号数

在Verilog中使用二进制补码数据，对负数求绝对值，也就是负数取反，正数不变。已知负数A，则|A|=~A+1，或者|A|=-A，两种是等效的，但是FPGA编译出来资源一样？等待试试。但是，但是，有符号数的负最大值，取反后，还是原数，如x[3:0] 是1000=-8，取反加1后后，还是1000，则需要进行符号位扩展，在高位扩展一位符号位，然后取反加1，才是绝对值。求绝对

2016-10-25 00:02:23 8150

原创 FPGA使用有符号数signed

在FPGA中使用有符号数，进行有符号数的相关运算。Verilog代码：

2016-10-24 00:20:33 3261 1

原创 Verilog求相反数

条件：数据data为signed 目的操作：将数据取相反数。即8变-8，-7变7。误区：仅仅是“取反加1” 误区操作的后果: 若data=1000，表示为-8，取反加一后仍为1000，仍为-8module minusdata; reg clk; reg [3:0]cnt; wire [3:0]minuscnt; wire [3:0]notad

2016-10-23 23:57:03 15166 6

Xilinx_Answer_43330.pdf

Virtex-5 Embedded Tri-Mode Ethernet MAC Wrapper –Debugging and Packet Analysis Guide

2016-12-10

空气动力学基本原理.PPT.The term “aerodynamics” is generally used for problems arising from flight and other topics involving the flow of air. Ludwig Prandtl,1949 Aerodynamics:The dynamics of gases, especially of atmospheric interactions with moving objects. The American Heritage Dictionary of English Language,1969

2009-12-28

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

Nessaj Heng