henights的博客

原创 # Verilog错误：Error (12152): Can‘t elaborate user hierarchy

Verilog错误：Error (12152): Can’t elaborate user hierarchyalways @ ( posedge clk or negedge rst_n )//错误地点原来是因为这里边的negedge rst_n的问题导致的。同时检测两个信号的状态，可能会导致发生错误，删掉一个就好了。...