- 博客(1)
- 收藏
- 关注
原创 8奇偶校验器的VHDL描述
library ieee; use ieee.std_logic_1164.all; entity parity_send is generic(n:integer : =8); port(a:in std_logic_vector(n - 1 downto 0); wel : out std_logic); end parity_send; architecture one of parity_send is begin process(...
2021-07-14 09:33:23
1860
1
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人