![](https://img-blog.csdnimg.cn/f2a43c4c164048b783694fcb808434da.png?x-oss-process=image/resize,m_fixed,h_224,w_224)
数字IC与芯片
文章平均质量分 94
通用芯片知识的学习与个人对数字IC内容的知识篇章学习。是当前内容不够丰富阶段的粗大类。
仰天倀笑
泛泛之辈又何妨,我心无畏少年郎( ̄▽ ̄)"
展开
-
【Linux/脚本/芯片学习】Perl学习
Perl脚本语言的学习笔记。Linux下文本操作的快捷方法。原创 2023-10-24 19:21:27 · 993 阅读 · 1 评论 -
【Chips】跨时钟域的亚稳态处理、为什么要打两拍不是打一拍、为什么打两拍能有效?
1. 为什么用“打两拍”来应对跨时钟域的亚稳态,“打一拍” 不行吗?2. 为什么说,用“打两拍”只是降低了亚稳态的概率,但也有可能导致亚稳态的传递呢?3. 假设是DFF(D触发器),其亚稳态稳定后的值,会恢复为正确的预期输出值吗? 还是就算稳定了也是无效输出?4. 即使 “打两拍”能阻止“亚稳态的传递”,但亚稳态导致后续FF sample到的值依然不一定是符合预期的值,那 “错误的值” 难道不依然会向后传递,从而造成错误的后果吗?......原创 2022-08-30 13:35:33 · 8861 阅读 · 10 评论 -
【Chips】如何用DPI调用C++程序,并成功仿真
上周五计划用DPI调用C++程序,并首先运算参数(形参、实参)数据的传递,结果好多bug!网上DPI的信息少,google上都不多;或通篇只能调C程序而不能调用C++。好在最后,捣鼓出来了。俺很高兴,记录一下:Linux下如何用VCS实现DPI调用C++!.........原创 2022-08-15 12:55:28 · 3196 阅读 · 3 评论 -
【Linux】(vi、vim) gvim 的使用学习
实习后发现都是用 linux的;用linux很少在IDE里编程而是直接用 vim 进行编程。由于vim太丑,在初期我都倔强的用gedit;后来同事说,你得学着用vim,这样才显得专业 ( ̄▽ ̄)"...随着vim快捷键逐渐熟悉,慢慢明白vim的方便之处了~vim是linux里的文本编辑器,但是比“记事本”(linux里是gedit)多了很多功能,而且支持很多功能、命令、快捷键,用熟了以后会大大提高文本编辑的便捷性。............原创 2022-07-25 16:17:36 · 3397 阅读 · 2 评论 -
【Chips】VLSI Final Project:小型卷积核单元设计 项目总结
VLSI Final Project:小型卷积核单元设计 项目总结0 项目背景 VLSI流程课程在期末要求完成一个project,来让我这样的小白简单走一遍VLSI的设计流程有个概念。作业内容是实现一个简单的小型卷积核,给定输入的数据后能计算并返回相应正确的卷积运算结果。整个project主要分功能仿真,然后是综合,再综合后仿真,形式验证。我个人任务主要是根据需要设计并完成verilog部分工作,队友完成了后续的综合、后仿真、形式验证等内容,所以我对verilog内容熟悉一些,也主要记录这一块的内容与原创 2021-07-03 16:53:20 · 559 阅读 · 0 评论 -
【体系结构】IEEE754浮点数标准学习与机器码表示总结
IEEE754浮点数标准(SP、DP、EP格式为例)总结,以及浮点数机器码表示总结。原创 2022-07-20 17:17:32 · 3630 阅读 · 5 评论 -
【Linux】makefile 使用学习,小白入门~
小白入门学习写makefile,了解什么是makefile、如何写makefile~make是GNU里的一个utility,可实现方便的自动化编译,在unix和linix都可以写;首先要写一个文本叫 makefile,然后调用命令`make`,terminal即会按makefile的内容对工程或源文件进行 re-compile or link;makefile中写的内容,表示的是 how、when对什么文件进行remake,从而让我们后续可以方便的 “一键remake”。...............原创 2022-07-20 13:48:37 · 718 阅读 · 0 评论 -
【Chips】如何启动第一个Quartus/Vivado下的Verilog仿真过程
1 如何让Quartus和Modelsim实现联动仿真Quartus中新建一个工程,注意,Simulator设置为Modelsim。如果你的工程已经建好了,可以通过【Assinment -> setting -> EDA Tool Settings】去修改simulator。路径设置为Modelsim的win64文件夹。新建一个Verilog文件,复制一份简单的代码。编译(ctrl+l)Tool->Run Simulation Tool->RTL Simulation原创 2021-06-16 20:53:15 · 1455 阅读 · 0 评论