计算机岗（面试题）

计算机岗（面试题）

RZer整理版 仅供参考

---

‌

1. 网络的七层结构
   ‌网络的七层结构‌是指‌OSI（开放式系统互联）模型，该模型将网络通信的工作分为七个层次，从物理层到应用层，每一层都有其特定的功能和任务。以下是这七个层次及其主要功能的概述：
   ‌①物理层（Physical Layer）‌：
   主要功能是处理物理传输介质上的原始比特流，确保数据在传输媒体上能够以适当的方式传输。
   示例设备包括集线器、中继器、网线等。
   ② ‌数据链路层（Data Link Layer）‌：
   负责将原始比特流分割成帧并添加地址信息，以便在直接连接的设备之间传输数据。
   示例设备包括交换机、网卡、网桥等。
   ‌③ 网络层（Network Layer）‌：
   负责在不同的网络之间传输数据，路由数据包并确保它们能够到达目标设备。
   示例设备包括路由器、三层交换机等。
   ‌④ 传输层（Transport Layer）‌：
   提供端到端的数据传输服务，确保数据可靠性、流量控制和错误检测。
   示例协议包括‌TCP（传输控制协议）和UDP（用户数据报协议）。
   ‌⑤ 会话层（Session Layer）‌：
   管理会话的建立、维护和结束，处理会话层面的错误和同步问题。
   示例功能包括会话控制、会话恢复等。
   ‌⑥ 表示层（Presentation Layer）‌：
   负责数据的格式转换、加密和解密，确保应用程序能够正确地解释数据。
   示例功能包括数据压缩、加密解密、数据格式转换等。
   ‌⑦ 应用层（Application Layer）‌：
   为用户提供网络应用服务，包括文件传输、电子邮件、网页浏览等。
   示例协议包括HTTP、SMTP、FTP、SSH等。
   OSI模型是一个理论模型，用于描述计算机网络通信的各个层次及其交互方式。每一层都构建在前一层之上，并通过协议和数据单元（如帧、包、段和报文）与上一层进行通信。这种分层结构使得网络的设计、实现和维护变得更加模块化，便于故障排查和系统更新。‌
   
2. 现代PC机在总线结构上主要分为哪几类？
   ‌‌现代PC机在总线结构上主要分为数据总线、地址总线和控制总线三类。‌
   ‌①数据总线（Data Bus）‌：主要负责在各个模块之间传输数据，是一个双向三态形式的总线，既可以将CPU的数据传送到存储器或输入输出接口等其它部件，也可以将其它部件的数据传送到CPU。
   ‌②地址总线（Address Bus）‌：传递地址信息，指示数据总线上的数据的来源或去向。CPU根据地址信息从相应的存储单元读出数据或向该存储单元写入数据。
   ‌ ‌③控制总线（Control Bus）‌：控制数据总线和地址总线，主要负责传送控制信号和时序信号，包括读/写信号、片选信号、中断响应信号等，这些信号由CPU送往存储器和输入输出设备接口电路。
   这三类总线共同构成了计算机系统的内部通信机制，确保了计算机内部各部件之间以及与外部设备之间能够有效地进行信息交换和数据传输‌。
   
3. Cache和主存储器分别是采用的哪种设计思想？
   ‌ Cache和主存储器分别采用的设计思想是不同的。‌
   ‌①Cache的设计思想‌主要是为了解决CPU和主存之间速度不匹配的问题。Cache是一种高速缓冲存储器，位于CPU和主存储器（内存）之间。它的设计出发点是利用SRAM和DRAM构成一个组合的存储系统，使它兼有SRAM和DRAM的优点。通过在主存和高速CPU之间设置一个小容量的高速存储器（通常为32KB的SRAM），存放CPU常用的指令和数据，使得CPU对存储器的访问主要体现在对SRAM的存取，从而可以不必加等待状态而保持高速操作‌。
   ‌②主存储器的设计思想‌则主要是为了提供大容量的数据存储。主存储器通常采用DRAM技术，因为它能够提供较大的存储容量和相对较低的成本。DRAM技术的发展使得主存储器能够满足大量数据的存储需求，尽管其访问速度相对较慢，但通过与Cache的配合使用，可以有效地提高系统的整体性能‌。
   综上所述，Cache的设计思想侧重于提高访问速度，通过高速缓冲存储器来减少CPU访问主存的延迟，而主存储器的设计则侧重于提供大容量的数据存储空间。
   
4. 指令中地址码的位数和什么有关？
   ‌指令中地址码的位数与操作数的数量有关。‌
   指令格式通常由操作码字段和地址字段组成。操作码字段表征指令的操作特性与功能，而地址码字段用于指定参与操作的操作数的地址。地址码的位数直接关系到能够处理的操作数的数量。例如，零地址指令不需要操作数，一地址指令有一个操作数，二地址指令有两个操作数，以此类推。因此，地址码的位数是根据指令需要处理的操作数的数量来确定的。如果指令需要处理的操作数越多，地址码的位数就需要相应增加，以便能够指定足够的地址来访问这些操作数‌。
   此外，指令格式的设计还涉及到提高指令功能的需要，以及如何在保证功能的同时尽量减小指令长度，以平衡存储空间的开销和机器指令的执行速度。因此，合理、科学地设计指令格式对整个计算机的设计至关重要‌。
   
5. 字节编址计算机的地址安排方案中，什么是大端方案，什么是小端方案
   大端方案和小端方案是字节编址计算机中两种不同的地址安排方案，用于确定多字节数据在内存中的存储顺序。
   ‌①大端方案（Big-Endian）：在这种方案中，多字节数据的最高有效字节（Most Significant Byte, MSB）存储在最低的地址上。也就是说，如果一个数据类型（如整数或浮点数）的各个字节按照它们在内存中的物理位置从低地址到高地址排列，那么这种方案就被称为大端方案。
   ‌②小端方案（Little-Endian）：