- 博客(1)
- 资源 (11)
- 收藏
- 关注
转载 verilog wire和reg的区别
wire表示直通,即输入有变化,输出马上无条件地反映(如与、非门的简单连接)。reg表示一定要有触发,输出才会反映输入的状态。reg相当于存储单元,wire相当于物理连线。reg表示一定要有触发,没有输入的时候可以保持原来的值,但不直接实际的硬件电路对应。 两者的区别是:寄存器型数据保持最后一次的赋值,而线型数据需要持续的驱动。wire使用在连续赋值语句中,而reg使
2016-06-25 10:40:57 548
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人