STM32系统时钟RCC工作流程详解+配置函数中文注释+使用HSE代码配置流程

---

前言

STM32系统时钟RCC工作流程详解

---

提示：以下是本篇文章正文内容

一、时钟树

二、工作流程

1.配置外部高速时钟HSE

HSE 是高速的外部时钟信号，可以由有源晶振或者无源晶振提供，频率从 4-16MHZ 不等。
HSE 最常使用的就是 8M 的无源晶振。当确定 PLL 时钟来源的时候，HSE 可以不分频或者 2 分频，这个由时钟配置寄存器 CFGR 的 位 17：PLLXTPRE 设置。
配置：设置为 HSE 不分频。

2.配置锁相环PLL时钟源

PLL时钟来源可以有两个，一个来自HSE，另外一个是 HSI/2，具体用哪个由时钟配置寄存器 CFGR 的位 16：PLLSRC 设置。
HSI 是内部高速的时钟信号，频率为 8M，根据温度和环境的情况频率会有漂移，一般不作为 PLL的时钟来源
配置：选 HSE作为 PLL的时钟来源。

3.配置锁相环PLL倍频因子得PLL 时钟 PLLCLK

通过设置 PLL 的倍频因子，可以对 PLL 的时钟来源进行倍频，倍频因子可以是:[2,3,4,5,6,7,8,9,10,11,12,13,14,15,16]，具体设置成多少，由时钟配置寄存器 CFGR 的位21-18：PLLMUL[3:0]设置。
配置：设置为 9 倍频

4.配置系统时钟 SYSCLK

系统时钟来源可以是：HSI、PLLCLK、HSE，具体的时钟配置寄存器 CFGR 的位 1-0：SW[1:0]设置。
配置：设置系统时钟：SYSCLK = PLLCLK = 72M。

5.配置AHB总线分频因子

系统时钟 SYSCLK 经过 AHB 预分频器分频之后得到时钟叫 APB 总线时钟，即 HCLK，分频因子可以是:[1,2,4，8，16，64，128，256，512]，具体的由时钟配置寄存器 CFGR的位 7-4 ：HPRE[3:0]设置。片上大部分外设的时钟都是经过 HCLK 分频得到，至于 AHB总线上的外设的时钟设置为多少，得等到我们使用该外设的时候才设置，我们这里只需粗线条的设置好 APB 的时钟即可。
配置：里设置为 1 分频，即 HCLK=SYSCLK=72M。

6.配置APB1总线分频因子

APB1 总线时钟 PCLK1 由 HCLK 经过低速 APB 预分频器得到，分频因子可以是:[1,2,4，8，16]，具体的由时钟配置寄存器 CFGR 的位 10-8：PRRE1[2:0]决定。HCLK1 属于低速的总线时钟，最高为 36M，片上低速的外设就挂载到这条总线上，比如USART2/3/4/5、SPI2/3，I2C1/2等。至于 APB1总线上的外设的时钟设置为多少，得等到我们使用该外设的时候才设置，我们这里只需粗线条的设置好 APB1 的时钟即可。
配置：设置为 2 分频，即 PCLK1 = HCLK/2 = 36M。

7.配置APB2总线分频因子

APB2总线时钟 PCLK2由 HCLK经过高速 APB2预分频器得到，分频因子可以是:[1,2,4，8，16]，具体由时钟配置寄存器 CFGR的位 13-11：PPRE2[2:0]决定。HCLK2属于高速的总线时钟，片上高速的外设就挂载到这条总线上，比如全部的 GPIO、USART1、SPI1 等。至于 APB2 总线上的外设的时钟设置为多少，得等到我们使用该外设的时候才设置，我们这里只需粗线条的设置好 APB2 的时钟即可。
配置：设置为 1 分频，即 PCLK2 = HCLK =72M。

三、时钟配置函数中文注释

static void SetSysClockTo72(void)
{
   
  __IO uint32_t StartUpCounter = 0, HSEStatus = 0;
  
  /* SYSCLK, HCLK, PCLK2 and PCLK1 configuration ---------------------------*/    
  /* 使能 HSE */    
  RCC->CR |= ((uint32_t)RCC_CR_HSEON);
 
  /* 等待HSE就绪并做超时处理 */
  do
  {
   
    HSEStatus = RCC->CR & RCC_CR_HSERDY;
    StartUpCounter++;  
  } while((HSEStatus == 0) && (StartUpCounter != HSE_STARTUP_TIMEOUT));

  if ((RCC->CR & RCC_CR_HSERDY