- 博客(2534)
- 资源 (87)
- 收藏
- 关注
RSS订阅原创 基于FPGA的窄带多通道数字脉压设计
在雷达窄带系统中, 对多通道、多带宽中频接收信号的处理, 通常在数字中频接收系统中基 于 FPGA 芯片完成数字下变频和基带数据打包, 再由信号处理系统基于 DSP 芯片进行数字脉压等。而 FPGA 具有处理速率快和并行运算能力强的特点, 使得基于 FPGA 的线性调频信号数字脉压比 DSP 具有 更大优势。
2024-09-28 21:35:23
440
原创 基于FPGA的微型SAR成像信号处理技术
微型 SAR(MiniSAR)成像处理系统通过现场可编程门阵列(Field Programmable Gate Array,FPGA)设计并实现。该系统中成像处理流程以极坐标格式算法(Polar Format Algorithm，PFA)为基础。首先对回波数据进行参考距离补偿,再采用尺度变换原理(Principle of Chirp Scaling，PCS)代替插值过程实现距离向的重采样,能够在提升算法精度的同时,提高运算效率;
2024-09-28 21:15:30
412
原创 边坡监测雪达快速预处理的FPGA 实现
为减小边坡监测雷达系统中巨大的数据运算和传送压力,并充分利用 XilinxKintex7 FPGA内部富余的硬件资源,设计了针对调频连续波的地基合成孔径雷达回波数据的快速预处理系统。该系统利用FPGA的并行处理能力与流水线结构,结合XilinxISE14.7开发平台中RAM/ROM,Divider、FFT IP核,实现了任意数量 PRT 信号相干积累、汉宁窗加窗滤波以及距离向压缩三项功能。
2024-09-28 20:51:54
471
原创 基于FPGA 多通道多带宽多速率 DDC设计
模拟中频信号可以表示为与上述公式推导相对应的常规数字下变频处 理的实现结构如图1所示。DDC处理包括数字混频和后续抗混叠低通匹 配滤波抽取处理,实现高采样率数字中频/射频实 信号到与信号带宽相匹配的低采样率基带I/Q复 信号的变换,其中低通匹配滤波抽取处理是典型 的数字多速率信号处理[6-7]。根据并行处理的通道 数、信号带宽的数量和对应的抽取比、采样率与信 号带宽的比值,DDC滤波抽取处理需要采用不同 的类型、实现结构、阶数和级联方式来实现。
2024-09-28 20:25:09
657
原创 数字调制解调技术的MATLAB与FPGA实现-FPGA实现数字信号处理基础 【3.5】
当检测到输入数据码元的跳变沿时，作为鉴相功能的与门将输出一个高电平脉冲信号，根据输入数据与位同步信号的相位关系，或者在超前的与门pdbef输出脉冲信号,或者在滞后的与门pdaf输出脉冲信号，进而在控制器的控制作用下实现在clkin信号上的“加”、“扣”脉冲操作。根据位同步环的工作原理，双相时钟模块输出信号的频率及相位不需要根据环路的工作状态进行调整，也就是说没有反馈控制环节，因此设计起来比较简单，只需要根据系统时钟信号产生满足相位及占空比要求的两路周期性的脉冲信号(clkdl，clkd2)而已。
2024-09-28 15:53:17
315
原创 数据库技术提升-MySQL数据库原理、设计与应用【1.7】
1.字符集字符(character)指计算机中保存的各种文字和符号,包括各种国家的文字,标点符号图形符号,数字等。由于计算机采用二进制保存数据,用户输人的字符将会按照一定的规则转换为二进制后保存,这个过程就是字符编码(character encoding),将一系列字符的编码规则组会起来就形成了字符集(character set,charset)。在计算机的发展历史中,出现了许多字符集。MySQL,也提供了各种字符集的支持,通过"SHOW CHARACTER SET;
2024-09-28 15:41:30
812
原创 数据库技术提升-MySQL数据库原理、设计与应用【1.6】
(5)在没有超过65535 限制的情况下,CHAR 字段的 M最大值为 255,VARCHAR 字段的 M 的最大值取决于字符集,常用的字符集有 |atin1(跌认)、gbk和 ut[8,对应的 M最大值分别为 65533、32766和21844,若表中只有一个字段且设置了非空约束,M 可达到最大值，否则 M的最大值会减小。(2)设置字段的校对集。在 MySQL,中,枚举列表最多可以有 65535 个值,每个值都有一个顺序编号,实际保存在记录中的是顺序编号,而不是列表中的值,因此不必担心过长的值占用空间。
2024-09-28 15:23:52
875
原创 数据库技术提升-MySQL数据库原理、设计与应用【1.5】
DATETIME类型用于表示日期和时间,它的显示形式为'YYYY-MM-DD HH:MM:SS',其中,YYYY 表示年,MM 表示月,DD表示日,HH 表示小时,MM 表示分,SS 表示秒在 MySQ1. 中,可以使用以下 4种格式指定 DATETIME 类型的值。例如,输人2 11:30:50',插人数据库中的时间为 59:30:50:输人'11:30:50',插人数据库中的时间为 11:30:50:输人34 22:59:59',插人数据库中的时间为 838:59:59。示例 SQ1,语句如下。
2024-09-28 14:56:37
967
原创 数据库技术提升-MySQL数据库原理、设计与应用【1.4】
4.新增字段对于已经创建好的数据表,也可以根据业务需求利用 ADD新增字段,基本语法格式如下·语法格式 1:新增一个字段,并可指定其位置ALTER TABLE 数据表名ADD [COLUMN]新字段名 字段类型[FIRSTIAFTER 字段名]语法格式 2:同时新增多个字段ALTER TABLE 数据表名ADD [COLUMN](新字段名 1 字段类型 1,新字段名 2 字段类型 2,…)在上述语法中,在不指定位置的情况下,新增的字段默认添加到表的最后。
2024-09-24 23:11:09
965
原创 数据库技术提升-MySQL数据库原理、设计与应用【1.3】
上述语句中,mydb. goods 表示 mydb 数据库中的 goods 数据表注意:在为表进行命名时,由于项目开发中,同一个数据库可能被多个项目使用,因此为了避免数据表重复,通常为数据表添加前缀用于区分不同的项目。值得一提的是,在操作数据表时,可以不使用“USE 选择数据库”的方式选择数据库,直接将表名的位置改为“数据库,表名”的形式,就可以在任何数据库下访问其他数据库中的表。上述 SQL 语句中,“\G”是 MySQL, 客户端可以使用的结束符中的一种,用于将显示结果纵向排列,适合字段非常多的情况。
2024-09-24 22:26:01
834
原创 数据库技术提升-MySQL数据库原理、设计与应用【1.2】
外,其他数据库都是 MySQL, 安装时自动创建的。通过本章的学习,希望初学者真正掌握 MySQL,数据库的基础知识,并且学会在 Windows 平台上安装与配置 MySQL,为后面章节的学习奠定扎实的基础。在创建数据库后,MySQL, 会在存储数据的 data 目录中创建一个与数据库同名的子目录(即 mydb),同时会在 mydb 目录下生成一个 db.opt 文件,保存数据库选项。在 MySQL,数据库的学习中,数据库、数据表和数据的操作,是每个初学者必须掌握的内容,同时也是学习后续课程的基础。
2024-09-24 21:51:57
825
原创 数据库技术提升-MySQL数据库原理、设计与应用【1.1】
5.关系模型的完整性为了保证数据库中数据的正确性和相容性,需要对关系模型进行完整性约束。完整性通常包括实体完整性、参照完整性和用户自定义完整性,具体解释如下。(1)实体完整性。实体完整性要求关系中的主键不能重复,且不能取空值。空值是指不知道、不存在或无意义的值。由于关系中的元组对应现实世界中互相之间可区分的个体。这些个体使用主键来唯一标识,若主键为空或重复,则无法唯一标识每个个体(2)参照完整性。参照完整性要求关系中的外键要么取空值,要么取被参照关系中的某个元组的主键值。
2024-09-22 17:30:03
1503
原创 数字调制解调技术的MATLAB与FPGA实现-FPGA实现数字信号处理基础 【3.4】
编写完整个工程的 VHDL 代码后，双击ISE软件界面中的“Implement Design”条目，即可完成 ASK调制信号的FPGA 实现过程。为了查看整个设计实现后所能达到的最高系统速度，还需要为工程添加时序约束文件AskDemod.ucf。约束文件中只需添加对系统时钟信号clk的约束即可，设置其频率为8MHz，并重新双击“Implement Design”条目对整个设计进行实现。选择目标器件为XILINX公司的Spartan-6系列低成本芯片XC6SLX16-2CSG225。FPGA实现后，可以在IS
2024-09-22 17:07:45
841
原创 数字调制解调技术的MATLAB与FPGA实现-FPGA实现数字信号处理基础 【3.3】
程序中，判决输入数据的符号位(最高位)来确定其正负值，当输入数据为负数时，取反输出，否则直接输出，从而完成对输入数据的整流处理，得到整流后的信号absdin。设置信号显示高度(Height)为50，显示格式(Format)为模拟(Analog)形式，采用模拟插值(Analog Interploated)的形式可以显示信号的平滑曲线(4ASK仿真波形)，采用模拟步进(AnalogStep)的形式可以显示信号的模拟值曲线(2ASK仿真波形)，设置波形最大值(Max)为1000，最小值(Min)为0。
2024-09-22 16:49:09
866
原创 数字调制解调技术的MATLAB与FPGA实现-FPGA实现数字信号处理基础 【3.2】
由于要进行载波调制，首先需要产生所需频率的载波信号，根据奈奎斯特定理，产生频率为大的载波信号，理论上最小的FPGA系统时钟频率人-2。程序运行后，分别生成2ASK及4ASK的时域波形及频谱，如图5-5和图5-6所示，同时在指定目录下自动生成所需的文本文件:未经成形滤波的2ASK数据(ASK2.txt)、经成形滤波处理后的2ASK数据(ASK2filtertxt)、未经成形滤波的4ASK数据(ASK4.txt)和经成形滤波处理后的4ASK数据(ASK4ter.txt)。信道中存在的噪声会影响系统的解调性能。
2024-09-22 16:37:49
728
原创 数字调制解调技术的MATLAB与FPGA实现-FPGA实现数字信号处理基础 【3.1】
级联型结构的IIR滤波器,实际相当于将级数比较多的滤波器分解成多个阶数小于等于3的IR滤波器，其中的每个滤波器均可以看成独立的结构，只是前一级滤波器的输出作为后一级滤波器的输入而已。不过，去过的才有资格说。再仔细比较一下图4-17与图4-26还可以看出图4-26中的延时要小于图4-17的延时，这是由于ⅡIR 滤波器的阶数小于FIR 滤波器的阶数引起的。HR滤波器程序的VHDL设计并不复杂，需要注意的有两点:一是程序中的FPGA处理时钟频率与数据速率相同:二是滤波器系数的乘法运算是通过移位相加的方法实现的。
2024-09-22 16:21:43
1005
原创 数字调制解调技术的MATLAB与FPGA实现-FPGA实现数字信号处理基础 【3.0】
在HR滤波器与FIR滤波器的FPGA实现过程中，一个明显的不同在于:FIR 滤波器在运算过程中可以做到全精度运算，只要根据输入数据字长及滤波器系数字长设置足够长的寄存器即可，这是因为FIR滤波器是一个不存在反馈环节的开环系统:IR滤波器在运算过程中无法做到全精度运算，因为ⅡR滤波器是一个存在反馈环节的闭环系统，且中间过程存在除法运算，如果要实现全精度运算，运算过程中寄存器所需的字长将十分长，因此在进行FPGA 实现之前，必须通过仿真确定滤波器系数字长及运算过程中的字长;下面直接给出量化后的级联滤波器系数。
2024-09-22 16:13:22
309
原创 数字调制解调技术的MATLAB与FPGA实现-FPGA实现数字信号处理基础 【2.9】
根据通用的FPGA设计规则，对于手动编写代码实现的通用性功能模块，如目标器件提供了相应的IP核，则一般选用IP核进行设计。ISE同样为大部分FPGA芯片提供了通用的FIR滤波器IP!7。因此，工程实践中，大多数情况直接采用IP核来设计 FIR 滤波器既然如此，本节前面耗费大量篇幅介绍的滤波器实现方法岂不是有些多此一举?事实并非如此，掌握了滤波器设计的一般方法，一方面可以很容易学会使用IP核来选择合适的参数进行设计。同时，当目标器件不提供IP核时，就更体现出掌握这些知识和技能的重要性了。 IS
2024-09-21 21:21:29
796
原创 西门子工业通信网络组态编程与故障诊断【1.4】
某些分布很广的系统，例如大型仓库、码头和自来水厂等，可以采用基于 PROFIBUS-DP 网络的分布式 I/O，将它们放置在离传感器和执行机构较近的地方。分布式 I/O 可以减少大量 的接线。 PROFIBUS-DP 最大的优点是使用简单方便，在大多数甚至绝大多数实际应用中，只需要 对网络通信作简单的组态，不用编写任何通信程序，就可以实现 DP 网络的通信。用户程序 对远程 I/O 的访问，就像访问中央机架的 I/O 一样。 因此对远程 I/O 的编程，与对集中式系统 的编程基本上没有什么区别
2024-09-21 21:05:18
395
原创 西门子工业通信网络组态编程与故障诊断【1.3】
1. RS-485 中继器 下列情况需要使用 RS-485 中继器：多于 32 个站（包含中继器） 连接到总线上，或者超 过了网段允许的最大长度（与传输速率有关）。 RS-485 中继器用于将 PROFIBUS 网络中的两段总线连在一起，以增加站点的数目。 中继器用于信号恢复和总线段之间的电气隔离，最高传输速率为 12 Mbit/s。 两个节点之 间最多可以安装 9 个中继器。 不需要对 RS-485 中继器组态，但是在计算总线参数时应考 虑它。 2.诊断中继器 诊断中继器是 RS-485 中继器，传输速率
2024-09-21 20:49:52
555
原创 西门子工业通信网络组态编程与故障诊断【1.2】
ISO/OSI 参考模型的物理层是第 1 层， PROFIBUS 可以使用多种通信媒体，例如带屏蔽 的双绞线、 光纤、红外线、导轨以及混合方式。传输速率为 9.6kbit/s～12 Mbit/s，每个 DP 从 站的输入数据和输出数据最大为 244B。使用屏蔽双绞线电缆时最长通信距离为 9.6km，使用 光缆时最长通信距离为 90km，最多可以连接 127 个从站。 PROFIBUS 可以使用灵活的拓扑结构，支持线形、树形、环形结构以及冗余的通信模型。 支持基于总线的驱动技术和符合 IEC 61508 的总
2024-09-21 20:39:46
943
原创 西门子工业通信网络组态编程与故障诊断【1.1】
大型的工厂自动化网络系统一般采用三级网络结构。1.现场设备层 现场设备层的主要功能是连接现场设备，例如分布式 I/O、传感器、驱动器、执行机构和 开关设备等，完成现场设备控制及设备间的连锁控制。一般来说， 现场设备层的传输数据量 较小，要求的响应时间为 10～100ms。主站（PLC、 PC 或其他控制器）负责总线通信管理以 及与从站的通信。总线上所有的设备生产工艺控制程序存储在主站中，并由主站执行。
2024-09-21 20:32:46
861
原创 西门子工业通信网络组态编程与故障诊断【1.0】
传统的自动化系统大多以单元生产设备为核心，进行检测与控制，但是生产设备之间容易形 成“自动化孤岛”，缺乏信息资源的共享和生产过程的统一管理，不能满足现代工业生产的要求。随着市场竞争的加剧，需要一个完整的从现场级到工厂管理级的自控解决方案，来帮助 工厂降低成本，提高产品质量，提供更佳的供应链管理，从而提高企业的市场竞争力。信息技术成为企业成功的决定性因素，用于实现公司的供应链、企业生产现场和管理层 之间的信息无缝传输，对提高投资回报、降低运营成本起到了决定性的作用。
2024-09-21 00:07:12
1019
原创 锁相环技术原理及FPGA实现【5.3】
一阶环在存在频差的情况下，环路锁定后存在相位差，且频差越大，相位差越大；根 据理想二阶环工作原理，即使在存在频差的情况下，环路锁定后的相位差依然为零。我们 设置环路增益为 34 Hz，改变频差，仿真测试环路锁定后的相位差情况。 首先设置频差为 9.4 Hz（ START_FREQUENCY = 35'd1758379213），当 K=16 Hz 时，一 阶环路锁定后的相位差为 36°，由于此时 K=34 Hz，因此应该是 18 度。让我们看看二阶环 的相位差是多少？ 图 7-9 为频差为 9.4 Hz 时的
2024-09-20 23:54:30
616
原创 锁相环技术原理及FPGA实现【5.2】
前两章讲了一大堆枯燥的锁相环原理，本质是说理想二阶环具有相当优异的性能。 我们在第 4 章已经对一阶锁相环的 FPGA 实现进行了详细的讨论，有了前面章节的基础， 就可以开始设计二阶环的 FPGA 电路了，并且要通过 FPGA 设计后的仿真来验证理论的正 确性。 二阶锁相环路相比一阶环路来讲，仅仅多了一个环路滤波器。正是这个环路滤波器， 尤其是理想环路滤波器，极大地改善了锁相环路的性能。当我们深刻理解环路的工作原理 后，并动手设计出传说中的理想二阶锁相环电路时，会发现整个设计过程原来如此！ 所
2024-09-20 23:45:04
571
原创 锁相环技术原理及FPGA实现【5.1】
前面讲到，由于 RC 滤波器是具有相位滞后的滤波器，不利于提高环路的相位裕度，也 就不利于提高环路的稳定性。接下来介绍一种对 RC 滤波器稍做改进的滤波器—无源比例 积分滤波器。 与 RC 低通滤波器相比，无源比例积分滤波器仅增加了一个电阻元器件。采用 6.2 节的 分析方法，很容易得出输出电压 u t o ( ) 与输入电压 u t i ( ) 之间的频率传输关系为也就是说图 6-28 所示的电路中，当频率很高时，近似为电阻的分压比，这就是滤波器的比例作用。根据频率传输关系与拉氏变换的关系，可得电路的传输
2024-09-19 21:34:52
661
原创 锁相环技术原理及FPGA实现【5.0】
例 6-2： SystemView 仿真 RC 滤波器二阶锁相环路的工作过程 第 1 步：构建二阶锁相环 SystemView 系统模型 我们先采用 SystemView 构建一个由 RC 低通滤波器构成的二阶锁相环仿真系统 （ \Chapter_6\E6_2\PLL_RC.svu），如图 6-11 所示。 本书第 3 章已经搭建了一个一阶锁相环，只需将图 3-8 中的单位增益图符块更换成由 RC 低通滤波器组成的图符块，即可建立完成二阶锁相环的 SystemView 模型。 系统用到 1 个
2024-09-19 20:59:34
570
原创 锁相环技术原理及FPGA实现【4.9】
1．离散傅里叶变换 我们知道连续时间系统的特性可以用微分方程来描述，离散时间系统的特性可以用差 分方程来描述。对于线性时不变时间系统，为了求解线性常系数微分方程，除在时域直接 求解外，还可以用拉氏变换的方法，把问题从时域转换到复频域，这时微分方程就转换为 代数方程，并可以得出系统的转移函数，也可以用零极点的概念来研究系统，总之，对于 连续时间系统的分析，拉氏变换是一个极其有力的工具。对于线性时不变离散时间系统是 否也有类似的方法呢？是否也能经过某种相应的变换把问题从时域转换到另一个域，将差 分方程转换为代数
2024-09-19 20:30:45
83
原创 锁相环技术原理及FPGA实现【4.8】
在讨论傅里叶变换之前，我们先了解一下发现这个变换的科学家—傅里叶的故事。 让·巴普蒂斯·约瑟夫·傅里叶（ Jean Baptiste Joseph Fourier）， 1768 年 3 月 21 日生于法国奥克斯雷（ Allxerre）， 法国著名数学家、物理学家， 1817 年当选为科学院院士（见 图 5-7）。 傅里叶早在 1807 年就写成关于热传导的基本论文“热的 传播”。傅里叶在论文中推导出著名的热传导方程，并在求解 该方程时发现解函数可以由三角函数构成的级数形式表示， 从而提出任一函数都可以展开
2024-09-18 21:13:51
426
原创 锁相环技术原理及FPGA实现【4.7】
从前面的分析可知，线性系统不一定是时不变系统，时不变系统不一定是线性系统。 比如，式（ 5-5）表示的系统是时不变系统，但不是线性系统（是增量线性系统）；式（ 5-12） 表示的系统是时不变系统，但不是线性系统（也不是增量线性系统）；式（ 5-15）表示的系统既不是线性系统，也不是时不变系统。现在，我们用类似的方法对第 3 章讨论过的一阶锁相环进行一下简单的分析。根据式（ 3-30）、式（ 3-32），可得到1( ) t 与2( ) t 之间的时域关系，即 这样，一阶锁相环就可以用
2024-09-17 17:06:43
791
原创 数字调制解调技术的MATLAB与FPGA实现-FPGA实现数字信号处理基础 【2.8】
经过上述处理后的数据，将小数点移至最高位的右边，即是满足要求的量化后的数据。所谓并行结构，即并行实现滤波器的累加运算，具体来讲，即并行将具有对称系数的输入数据进行相加，而后采用多个乘法器并行实现系数与数据的乘法运算，最后将所有乘积结果相加输出。仔细分析式(4-9)，如果将A(3)B(3)C(3)D(3)组成4位地址输入信号对应的存储器的输入内容，与将A(2)B(2)C(2)D(2)组成4位地址输入信号的存储器内容只相差2的整数倍幂次方，而在FPGA运算中2的整数倍幂次方可以通过移位运算实现。
2024-09-17 16:43:27
1052
原创 数字调制解调技术的MATLAB与FPGA实现-FPGA实现数字信号处理基础 【2.7】
利用“「z,p,kl=ellip(n,Rp,Rs,Wn)”及“[z,p,k]=ellip(n,Rp,Rs,Wn,’ftype’)’可以得到滤波器的零、极点和增益表达式:利用“[A，B，C，D]=ellip(n，Rp，Rs，Wn)'及“[A，B，C，D]=ellip(n，Rp，Rs，Wn,’fype’)”可以得到滤波器的状态空间表达形式，实际设计中很少使用这种语法形式。只是利用chebyl函数设计的滤波器在通带是等波纹的，在阳带是单调的，而利用cheby2函数设计的滤波器在阻带是等波纹的，在通带是单调的。
2024-09-17 15:36:31
770
原创 数字调制解调技术的MATLAB与FPGA实现-FPGA实现数字信号处理基础 【2.6】
如果wn是由多个数组成的向量，则表示根据ype 的值设计多个通带或阻带范围的滤波器，ype为DC-1，表示设计的第一个频带为通带，fype为DC-0，表示设计的第一个频带为阻带。所谓任意响应滤波器是指滤波器的幅度频率响应在指定的频段范围内有不同的幅值，如在 0~0.1的理想幅值为 1，以 0.2~0.4频段内的幅值为 0.5，在0.6~0.7频段内的幅值为1等。经过上面的介绍，我们发现frpm函数好像是万能的，既能设计出最优滤波器，又能设计任意幅频响应的滤波器，还能设计出90°相移的滤波器。
2024-09-17 15:06:15
581
原创 数字调制解调技术的MATLAB与FPGA实现-FPGA实现数字信号处理基础 【2.5】
滤波器是一种用来减少或消除干扰的电气部件，其功能是将输入信号进行过滤处理得到所需的信号。滤波器最常见的用法是对特定频率的频点或该频点以外的频率信号进行有效滤除，从而实现消除干扰、获取某特定频率信号的功能。一种更广泛的定义是将凡是有能力进行信号处理的装置都称为滤波器。在现代电子设备和各类控制系统中，滤波器的应用极为广泛，其性能优劣很大程度上直接决定了产品的优劣。滤波器的分类方法有很多种，从处理的信号形式来讲可分为模拟滤波器和数字滤波器两大类。
2024-09-10 21:37:43
837
原创 数字调制解调技术的MATLAB与FPGA实现-FPGA实现数字信号处理基础 【2.4】
对于FPGA设计来讲，除法是四则基本运算中最复杂的，也是最难实现的运算方式。除法可以被看成乘法的逆运算，但除法和乘法在很多方面是不同的，最大的区别在于乘法中很多操作可以并行执行，而除法中商的每位都必须是顺序得到的，所以也是最耗时间的运算。本书不打算详细介绍FPGA等硬件平台实现除法的原理，读者可以通过查阅相关文献来了解具体实现细节。本节先讨论FPGA实现除法的几种特殊情况，而后介绍FPGA设计中最常用的除法器IP核的使用方法。1.FPGA 中的除法运算 如果按照二进制除法的原理设计除法器电
2024-09-10 21:23:00
814
原创 数字调制解调技术的MATLAB与FPGA实现-FPGA实现数字信号处理基础 【2.3】
定点数的乘法运算显然存在字长效应，因为2个B位字长的定点数据相乘，要保留所有有效位需要使用2B位字长的数据，数据截尾或舍入必定会弓起字长效应。对于数字滤波器或较为复杂的电路系统来讲，通常会需要具有反馈网络的结构，这样每一次闭环运算均增加一部分字长，循环运算下去势必要求越来越多的寄存器资源，字长的增加是单调增加的，也就是说随着运算的持续，所需寄存器资源是无限增加的。如果处理的是模拟信号，例如常用的采样信号处理系统，输入的模拟量经过采样和模/数转换后，变成有限字长的数字信号，有限字长的数就是有限精度的数。
2024-09-08 23:20:41
1621
原创 数字调制解调技术的MATLAB与FPGA实现-FPGA实现数字信号处理基础 【2.2】
如3.1节所述，FPGA中的二进制数可以分为定点数和浮点数两种格式，虽然浮点数据的加减法运算相对于定点数而言在运算步聚和实现难度上都要复杂得多，但基本的运算仍然是通过分解为定点数运算，以及移位等运算步骤来实现的。因此本节只针对定点数运算进行分析讲解。 进行FPGA实现的设计输入语言主要有Veril0gHDL和VHDL 两种。由于本书使用VHDL语言讲解，这里只介绍 VHDL语言中对定数的运算及处理方法。VHDL设计文件中最常用的数据类型是单bit二进制变量 STD LOGIC,以及 bit
2024-09-08 22:46:33
1370
原创 电子工程师提升计划-集成电路的种类、识别与检测【4.9】
（2）场效应管放大电路的结构特点与电路分析 场效应管与晶体管一样，也具有放大作用。场效应管是电压控制型器件。它具有输入 阻抗高、噪声低的特点。对场效应管放大电路进行识图前，应首先了解其工作流程，场效应管的 3 个电极，即 栅极、源极和漏极分别相当于晶体管的基极、发射极和集电极，由其构成的放大电路可分 为三种，即共源、共漏和共栅极放大器。场效应管三种组态电路见图 5-14。图 5-14（a）所示是共源放大器，它相当于三极管中的共发射极放大器，是一种最常 用电路。
2024-09-08 22:04:19
1610
原创 电子工程师提升计划-集成电路的种类、识别与检测【4.8】
电源电路的应用十分广泛，它是为各种微电子产品进行供电的电路，电子元器件的选 用不同、组合形式不同，加之电路连接上的差异，使得电源电路结构也均有不同。 （1）线性电源电路 ① 收音机电源电路的实例分析 典型收音机电源电路见图 5-6。 该电路主要是由变压器 T、桥式整流堆 VD1～VD4、滤波电容 C1、 C2 及稳压二极管 D5 等部件构成的，是利用稳压二极管进行稳压的电源电路。 在收音机电源电路中，交流 220V 电压经变压器降压后输出 8V 交流低压， 8V 交流电 压经桥式整流电路输出约
2024-09-08 21:37:53
1807
原创 数据库技术提升-MySQL数据库原理、设计与应用【1.0】
数据库(Database,DB)是按照数据结构来组织,存储和管理数据的仓库,其本身可被看作电子化的文件柜,用户可以对文件中的数据进行增加,删除,修改,查找等操作。需要注意的是,这里所说的数据(Data)不仅包括普通意义上的数字,还包括文字,图像,声音等。也就是说,凡是在计算机中用来描述事物的信息都可称为数据。数据库技术是计算机领域重要的技术之一。在互联网、银行,通信,政府部门、企事业单位,科研机构等领域,都存在着大量的数据。数据库技术研究如何对数据进行有效的管理。
2024-09-01 00:26:44
1013
防环技术：Token Ring、FDDI、SDHSONET、RPR、STPRSTPMSTP、RRPP对比.docx
2023-08-10
MySQL入门+进阶资源合集+MySQL学习资料-mysql-dba-master.zip
2023-07-31
至今最火的22个最佳Linux桌面终端模拟器.pdf
2023-07-31
Java基于SSM网上试衣间设计-需要的jar包.zip
2023-06-23
Java基于SSM网上试衣间设计-Eclipse源码.zip
2023-06-23
集中式MIMO雷达研究进展：正交波形.pdf
2023-06-11
010基于JSP高端珠宝店信息管理系统-WebRoot.zip
2023-05-27
010基于JSP高端珠宝店信息管理系统-数据库.zip
2023-05-27
ChatGPT应用实战-ktadmin-master.zip
2023-05-07
yolov论文-gradio-yolov5-det-blocks-master.zip
2023-05-03
ChatGPT原理分析-Desktop-master.zip
2023-04-24
计算机课程作业-毕设-都市供求信息网.zip
2023-04-24
VB.NET基于WEB房地产评估系统(源代码+论文)3.zip
2024-03-25
VB.NET基于WEB房地产评估系统(源代码+论文)2.zip
2024-03-25
VB.NET基于WEB房地产评估系统(源代码+论文)1.zip
2024-03-25
基于前端+大数据模型+智慧交通.zip
2024-03-24
基于前端+大数据模型+智慧电商.zip
2024-03-24
基于前端+大数据智慧城市.zip
2024-03-24
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人